TC1.pdf

(56 KB) Pobierz
(Microsoft Word - \346w1.DOC)
WICZENIE nr 1
PODSTAWOWE FUNKCJE
LOGICZNE
Politechnika Cz stochowska
z podstawowymi bramkami logicznymi.
W wiczeniu naley wyznaczy tablice przej wszystkich badanych bramek
logicznych.
Druga cz wiczenia polega na złoeniu z dostpnych bramek prostego układu
logicznego i wyznaczenie dla niego tablicy przej.
wiczenia jest zapoznanie si
1.2 Wprowadzenie teoretyczne:
1.2.1 Poziomy logiczne.
Wszystkie układy standardu TTL zasilane s napiciem o wartoci +5V z
tolerancj
±
jedn
z dwóch dozwolonych warto
ci
napi
cia: 0 V (logiczne zero) lub +5 V (logiczna jedynka). Niewielkie odchylenia napi
nie powoduj błdów. W praktyce okrela si dwa przedziały, w których mog
znajdowa si wartoci napi odpowiadajce poziomom logicznym 0 i 1. Dla układów
scalonych serii UCY74 przedziały te s nastpujce:
- warto logiczna 0 - napicia z zakresu -0.5 V
¸
+0,8 V,
+5.5 V.
Doprowadzenie do wej układów napi innych ni podane wyej powoduje
błdne działanie lub uszkodzenie układu. Praktycznie w układach pojawiaj si napicia
w zakresach:
- warto logiczna 0 - napicia z zakresu 0 V
- warto logiczna 1 - napicia z zakresu +2 V
¸
+0,4 V,
- warto logiczna 1 - napicia z zakresu +2.4 V
¸
+5 V.
Dziki temu uzyskuje si wiksz odporno układów na zakłócenia i szumy.
¸
trzy
bramki AND, OR i NOT. Za pomoc tych trzech bramek mona zbudowa pozostałe
bramki pochodne oraz dowolny układ logiczny. Mimo tego produkuje si znacznie
wicej rodzajów bramek. Róni si one midzy sob liczb wej, realizowan funkcj
i parametrami elektrycznymi.
Jednym z parametrów elektrycznych bramek jest obci
cych funkcje logiczne. Do podstawowych bramek logicznych nale
alno
. Parametr ten mówi
cie. Liczba ta wynika z
obcialnoci prdowej wyjcia i prdów wejciowych. Typowa obcialno jest równa
10.
mo
e by
wysterowanych przez jedno wyj
Innym parametrem bramek jest czas propagacji bramki okrelajcy szybko
działania bramki. Typowy czas opónienia zbocza opadajcego (przejcie z 1 na 0)
wynosi 7 ns, za zbocza narastajcego (przejcie z 0 na 1) - 11 ns. Wpływ szybkoci
narastania i opadania zboczy sygnału steruj
cego na prac
bramki wyst
puje dlatego,
dzy 0 i
1. W tym czasie na wyjciu pojawi si równie poziom nieokrelony, a nawet mog
cie na wej
ciu ma nieokre
lony poziom po
redni mi
- 2 -
1.1 Cel wiczenia:
Celem
0,25 V. Przekroczenie podanego zakresu moe spowodowa uszkodzenie
układu - za dua warto napicia, lub jego błdne działanie - za niska warto napicia.
Sygnały w technice cyfrowej przybieraj
1.2.2 Rodzaje bramek. Parametry elektryczne.
Głównym przeznaczeniem bramek logicznych jest realizacja układów
obliczaj
nam o tym ile wej
e przez pewien czas napi
Politechnika Cz stochowska
wyst
pi
oscylacje. Dlatego te
zaleca si
, aby czasy narastania i opadania sygnałów
steruj
cych wej
cia trwały krócej ni
1ms.
Zasady ł
czenia wej
i wyj
:
·
ciami innych, przy czym
do jednego wyjcia mona przyłczy nie wicej jak 10 wej,
cia układów mo
na ł
czy
bezpo
rednio z wyj
·
wej
cia układów mo
na zwiera
do masy i do +5V,
·
wej
cia układów mo
na ł
czy
ze sob
,
·
nie wolno łczy wyj układów z +5V i mas,
·
nie wolno łczy wyj układów ze sob, chyba, e wyjcia s typu otwarty
kolektor lub trójstanowe.
·
wolne wejcia naley łczy z mas lub +5V, tak aby nie zakłóciło to pracy
układu (nie wolno pozostawia
ich „w powietrzu” ze wzgl
du na wra
liwo
na zakłócenia).
1.2.3 Opisy poszczególnych bramek logicznych.
Inwerter - bramka ta odwraca sygnał podany na jej wejcie. Symbol inwertera i
tablic przej pokazano poniej. Jak mona zauway, poziomy napi na wyjciu i na
wejciu s zawsze odwrotne.
A
Q
A
Q
1
0
0
1
AND - jest to bramka, w której na jej wyjciu pojawia si logiczna 1 tylko wtedy,
gdy na wszystkich jej wejciach wystpuj poziomy logiczne 1. Bramki wejciowe
AND mog
mie
dwa, trzy lub wi
cej wej
, zale
nie od tego ile zmiennych
ej
przedstawiono symbole i tabele przej dla dwuwejciowej i trójwejciowej bramki
AND.
ciowych ma by
ze sob
skojarzonych przez tzw. iloczyn logiczny. Poni
A
Q
B
A
B
Q
1
1
1
1
0
0
0
1
0
0
0
0
A
Q
B
C
- 3 -
wej
wej
94573546.015.png 94573546.016.png
Politechnika Cz stochowska
A
B
C
Q
1
1
1
1
1
1
0
0
1
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
0
0
0
0
NAND - bramka o funkcji odwrotnej ni bramka AND. Bramk t mona uwaa
za szeregowe połczenie bramki AND i Inwertera. Logiczna jedynka pojawia si na
wyj
wyst
puje logiczne zero.
ciu tylko wtedy, gdy na wszystkich
wejciach panuje logiczna jedynka. Poniej przedstawiono symbole i tabele przej dla
dwuwejciowej i trójwejciowej bramki NAND.
na wyj
A
Q
B
A
B
Q
1
1
0
1
0
1
0
1
1
0
0
1
A
B
C
Q
1
1
1
0
1
1
0
1
1
0
1
1
1
0
0
1
0
1
1
1
0
1
0
1
0
0
1
1
0
0
0
1
A
Q
B
C
OR - jest to bramka sumy logicznej. Na jej wyj
ciu jedynka pojawia si
wtedy,
ciu
pojawi si tylko w przypadku, gdy na wszystkich wejciach wystpuje zero. Symbol
bramki i tablic przej pokazano poniej.
wyst
puje logiczna jedynka. Zero na wyj
A
B
Q
1
1
1
1
0
1
0
1
1
0
0
0
- 4 -
ciu zawsze wtedy, gdy na którymkolwiek z wej
Natomiast logiczne zero pojawi si
gdy przynajmniej na jednym z wej
94573546.017.png 94573546.018.png 94573546.001.png 94573546.002.png 94573546.003.png 94573546.004.png 94573546.005.png 94573546.006.png 94573546.007.png 94573546.008.png
Politechnika Cz stochowska
A
Q
B
NOR - stanowi ona połczenie bramki NOT z bramk OR. Na wyjciu tej bramki
logiczna jedynka pojawi si
tylko wówczas, gdy na wszystkich wej
ciach b
d
wyst
powa
logiczne zera. W ka
dym innym przypadku na wyj
ciu tej bramki b
dzie
wystpowa logiczne zero. Symbol bramki i tablic przej pokazano poniej.
A
Q
B
A
B
Q
1
1
0
1
0
0
0
1
0
0
0
1
EX-OR - Exclusive-OR. Bramka ta wykazuje nierówno stanów logicznych
podanych na jej wejcia. Gdy na wejciach tej bramki panuj róne stany logiczne (0 i 1,
1 i 0) to na jej wyjciu wystpuje logiczna jedynka.
A
Q
B
A
B
Q
1
1
0
1
0
1
0
1
1
0
0
0
EX-NOR - Exclusive-NOR. Bramka ta wykazuje równo stanów logicznych
podanych na jej wej
cia. Gdy na wej
ciach tej bramki panuj
jednakowe stany logiczne
(0 i 0, 1 i 1) to na jej wyj
ciu wyst
puje logiczna jedynka.
A
Q
B
A
B
Q
1
1
1
1
0
0
0
1
0
0
0
1
- 5 -
94573546.009.png 94573546.010.png 94573546.011.png 94573546.012.png 94573546.013.png 94573546.014.png
Zgłoś jeśli naruszono regulamin