Jeśli zaczną ci się pojawiać znaczki {Private} podczas dopisywania komentarzy, to się nie przejmuj.
Podstawowym układem scalonym serii TTL
Co oznacza skrót TTL? Prawdopodobnie wszyscy zainteresowani, którzy będą czytać tę książkę, będą wiedzieć, co on oznacza, jednak szacunek dla Czytelnika wymaga, aby ten skrót rozwinąć, przynajmniej wtedy, kiedy stosuje się go w książce po raz pierwszy.
jest bramka realizująca funkcję negacji iloczynu logicznego dwóch wejść (NAND).
Co oznacza ten skrót?
W jej strukturze można wyróżnić stopień wejściowy i wyjściowy oraz „wnętrze” bramki. Struktura tego „wnętrza” zależy od funkcji realizowanej przez układ, podczas gdy stopnie wejściowy i wyjściowy są takie same w różnych układach i decydują one o ich
„Ich”, tzn. o stopniach czy układach?
parametrach elektrycznych.
W układach TTL mamy do czynienia z dwoma typami wejść: zwykłym i Schmitta. Wejście zwykłe stosuje się w prawie wszystkich układach. Jeżeli jednak sygnały wejściowe mogą być zniekształcone, należy zastosować wejście Schmitta.
Wejście zwykłe (rysunek 1.1
Uwaga! Numeracja rysunków jest podwójna, tzn. nr_rozdziału.nr_kolejnego rysunku. Zmieniamy w tekście i przy podpisach rysunków.
) może być stosowane wszędzie tam, gdzie nie zachodzi obawa, iż napięcia sygnałów wejściowych mogą mieć niedozwolony poziom (UILmax < UI < UIHmin). Dodatkowym warunkiem stosowania tych wejść jest odpowiednio krótki czas narastania i opadania sygnałów, który nie powinien być dłuższy niż 1 μs. W przypadku przekroczenia tego czasu (w zakresie napięcia wejściowego 1,.3 –
Tak zaznaczaj przedziały.
1,.4 V
Skróty jednostek po spacji, poza % i innymi wskazanymi przez Renatę.
) na wyjściu bramki mogą pojawić się oscylacje. Czas narastania i opadania sygnałów na wejściach zegarowych przerzutników nie powinien przekraczać 150 ns.
W stanie niskim na wejściu prąd wejściowy wypływa z układu, na wskutek czego tranzystor wejściowy znajduje się w stanie nasycenia. W stanie wysokim natomiast prąd wpływa do układu, a tranzystor jest w stanie inwersyjnym.
Rysunek 1.1. Wejścia i wyjścia układów TTL
Bramki z wejściem z przerzutnikiem Schmitta stosowane są wszędzie tam, gdzie sygnały wejściowe nie mają odpowiednio stromych zboczy oraz jeżeli istnieje obawa, że sygnał wejściowy może być zakłócony. Dzięki charakterystycznej dla tych układów histerezie napięć wejściowych (rysunek 1.2) chwilowy spadek napięcia wejściowego poniżej progu przełączania nie spowoduje niepożądanego przełączenia bramki. Przykładowy przebieg napięć wejściowego i wyjściowego bramki Schmitta ilustruje rysunek 1.2. Rysunek 1.
Rysunek 1.2. Charakterystyka przejściowa bramki Schmitta
Rysunek 1.3. 1. Przebieg na wejściu i wyjściu bramki Schmitta
Układy z wejściami Schmitta stosowane mogą być jako:
· stopnie wejściowe sygnałów wolnozmiennych lub zakłóconych;,
· układy kształtowania impulsów z przebiegów analogowych, np. sinusoidalnych;,
· generatory fali prostokątnej;,
· układy uzależnień czasowych.
Bramka Schmitta (bramka z wejściem Schmitta) ma wejścia zwykłe, a jej charakterystyczna funkcja realizowana jest we „wnętrzu” bramki.
W układach TTL spotyka się trzy rodzaje stopni wyjściowych: przeciwsobny, trójstanowy i z otwartym kolektorem. Różnią się one między sobą znacznie bardziej niż stopnie wejściowe, co wpływa na możliwość zastosowania ich w konkretnej aplikacji.
Wyjście tego typu (rysunek 1.1) (Rysunek ) jest podstawowym typem stopnia wyjściowego bramek TTL. Do poprawnej jego pracy nie jest konieczne dołączanie żadnych elementów zewnętrznych, tym niemniej w pewnych zastosowaniach można użyćstosować tzw. rezystorówy podciągającyche, które podwyższają poziom napięcia w stanie wysokim. Wyjść przeciwsobnych nie należy łączyć ze sobą w celu realizacji funkcji logicznych; nie należy też ich dołączać bezpośrednio do masy lub zasilania, gdyż może to spowodować trwałe uszkodzenie układu.
Wyjścia przeciwsobne dwóch układów mogą być połączone ze sobą wyłącznie w celu zwiększenia ich obciążalności. Zaleca się wówczas, aby wszystkie wyjścia należały do tego samego układu scalonego. Czas propagacji sygnału przez poszczególne bramki jest wówczas zbliżony, co wpływa na zmniejszenie poziomu zakłóceń w układzie.
W stanie niskim na wyjściu dolny tranzystor jest nasycony i zwiera wyjście do masy (napięcie wynosi około 0,.2 –¸ 0,.3 V), a górny jest zatkany. Prąd wyjściowy wpływa do układu. W stanie wysokim zatkany jest dolny tranzystor, a górny jest nasycony, zatem na wyjściu utrzymuje się napięcie rzędu 3,.3 V, a prąd wyjściowy wypływa z układu.
Konstrukcja wyjścia z otwartym kolektorem umożliwia łączenie wyjść różnych układów w celu realizacji funkcji logicznej lub konstrukcji magistrali. Do poprawnej pracy układu wymagane jest jednak dołączenie zewnętrznego rezystora pomiędzy wyjście układu a napięcie zasilania (rysunek 1.1Rysunek 2).
Dołączyć do czego. Może lepiej będzie powiedzieć: „Do poprawnej pracy układu pomiędzy wyjściem układu a napięciem zasilania wymagane jest jednak zastosowanie zewnętrznego rezystora (rysunek 1.1).” [Nie jestem jednak pewna, czy chodzi o rysunek 1.1, czy może o rysunek 1.4]
Rezystor ten musi być dobrany w zależności od liczby oraz typu wejść i wyjść dołączonych do rozpatrywanego węzła.
W stanie niskim na wyjściu tranzystor jest nasycony i zwiera wyjście do masy. W stanie wysokim natomiast tranzystor ten jest zatkany. W obu przypadkach prąd wyjściowy wpływa do układu, przy czym IOL << IOH (np. dla układów serii TTL IOL = 16 mA, natomiast IOH = 250 μA).
Połączenie wyjść typu „otwarty kolektor” umożliwia realizację tzw. iloczynu montażowego. Jeżeli we wszystkich wyjściach tranzystory są zatkane (nie przewodzą), to w węźle mamy stan wysoki („1” logiczna). Wystarczy jednak, aby chociaż jeden z tych tranzystorów wszedł w stan nasycenia, aby w węźle pojawił się stan niski („0” logicznego).
Wartość rezystora R, łączącego węzeł z napięciem zasilającym, musi być tak dobrana, aby zarówno w stanie „0”, jak i „1”, w węźle utrzymywały się odpowiednie poziomy napięć. Jest to względnie proste, jeżeli wszystkie bramki dołączone do węzła mają takie same parametry prądowe i napięciowe. Najczęściej warunek ten jest spełniony. Może się jednak zdarzyć i tak, że każda bramka będzie miała inne parametry (np. wyjście o zwiększonej obciążalności, różne serie układów TTL, współpraca z układami CMOS).
Niezbędne obliczenia wykonuje się w dwóch etapach, obliczając największą i najmniejszą dopuszczalną wartość opornika —– odpowiednio Rmax i Rmin.
Wartość Rmax obliczamy dla stanu wysokiego w węźle (rysunek 1.4Rysunek 2). W tym stanie napięcie w węźle powinno być nie mniejsze niż najniższe napięcie w stanie wysokim, dopuszczalne dla wszystkich dołączonych układów. Zazwyczaj jest ono równe UOHmin. Jeżeli mamy kilka różnych wartości tego napięcia, to wybieramy największą z nich, ponieważ będzie ona dopuszczalna dla wszystkich wyjść. Czasami jednak jest to napięcie niższe, niż najniższe dopuszczalne dla zastosowanych wejść —– z przypadkiem tym mamy do czynienia przy stosowaniu wejść CMOS. Ogólnie można więc powiedzieć, że do obliczeń należy wykorzystać najwyższe z minimalnych napięć wejściowych i wyjściowych dla stanu wysokiego. Napięcie na oporniku jest różnicą między napięciem zasilania a pożądanym napięciem w węźle.
Rysunek 1.4.2. Przepływy prądów w stanie wysokim i niskim w węźle
W stanie wysokim zarówno prądy wyjściowe, jak i wejściowe,...
nico41