instr8051.pdf

(137 KB) Pobierz
Lista rozkazów mikrokontrolerów rodziny MCS51
Lista rozkazów mikrokontrolerów rodziny MCS51
MNEMONIK
OPIS
OPERACJA
KOD
(HEX )
BAJTY/CY
KLE
ZNACZNI
KI
UWAGI
ROZKAZY PRZES.ANIA
MOV A, Rr
Mov register to
accumulator
A Rr
E8
÷
EF
1/1
P
Rr - rejestr R0
÷
R7
MOV A, ad
Mov address
mediately to acc.
A <ad>
E5
2/1
P
ad - bezporedni adres 8 - bitowy
MOV A,@ Ri
Mov address
immediately to acc.
A <Ri>
E6
÷
E7
1/1
P
Ri - rejestr R0
÷
R1
MOV A,# n
Mov data immediately
to acc.
A n
74
2/1
P
n - 8 - bitowy argument
bezporedni
MOV Rr, A
Mov accumulator
to register
Rr A
F8
÷
FF
1/1
-
Rr - rejestr R0
÷
R7
MOV Rr,ad
Mov address mediately
to register
Rr < ad>
A8
÷
AF
2/2
-
R7
ad - bezpor. adres 8-bitowy
÷
MOV Rr, # n
Mov immediately data
to register
Rr n
78
÷
7F
2/1
-
R7
n - 8-bitowy argument bezp.
÷
MOV ad, A
Mov accumulator
to address
<ad> A
F5
2/1
-
ad - bezporedni adres 8 - bitowy
MOV ad,Rr
Mov register to
address
<ad> Rr
88
÷
8F
2/2
-
ad - bezpor. adres 8-bitowy
Rr - rejestr R0
÷
R7
MOV ad1,ad2
Mov adr2 to adr1
<a1> <a2>
85
3/2
-
ad1,ad2 - 8-bitowe adresy bezp.
MOV ad , @ Ri
Mov mediately
register to address
<ad> <Ri>
86
÷
87
2/2
-
ad - bezpor. adres 8- bitowy
Ri - rejestr R0
÷
R1
MOV ad, # n
Mov data to address
<ad> n
75
3/2
-
ad - bezpor. adres 8 - bitowy
n - 8 - bitowy argument bezp.
MOV @ Ri, A
Mov accumulator
to mediately reg.
<Ri> A
F6
÷
F7
1/1
-
Ri - rejestr R0
÷
R1
Rr - rejestr R0
Rr - rejestr R0
70378870.011.png 70378870.012.png
MOV @ Ri,ad
Mov address to
mediately register
<Ri> <ad>
A6
÷
A7
2/2
-
R1
ad - bezpor. adres 8-bitowy
÷
MOV @ Ri, # n
Mov immediately
data to med. reg.
<Ri> n
76
÷
77
2/1
-
R1
n - 8 - bitowy argument bezp.
÷
MOV DPTR,# nn
Mov immediately
data to DPTR
DPTR nn
90
3/2
-
nn - 16 - bitowy argument
bezporedni
XCH A, Rr
Exchange acc.
witch memory
A Rr
C8
÷
CF
1/1
P
Rr - rejestr R0
÷
R7
XCH A, ad
Exchange acc.
witch memory
A <ad>
C5
2/1
P
ad - bezpor. adres 8-bitowy
XCH A,@ Ri
Exchange acc.
witch memory
A <Ri>
C6
÷
C7
1/1
p
Ri - rejestr R0
÷
R1
XCHD A,@ Ri
Exchange nibble
of acc. witch mem
A 3-0 <Ri> 3-0
D6
÷
D7
1/1
P
Ri 3-0 - m3odsza cz45 rejestru Ri
MOVX A,@ Ri
Move from external
mem. to acc.
A <Ri>
E2
÷
E3
1/2
P
Ri - rejestr R0
÷
R1 , zawiera
adres 8 - bitowy
MOVX @ Ri , A
Nove from acc. to
external memory
<Ri> A
F2
÷
F3
1/2
-
Ri - rejestr R0
÷
R1 , zawiera
adres 8 - bitowy
MOVX A,@DPTR
Move from external
mem. to acc.
A (DPTR)
E0
1/2
P
DPTR - zawiera adres 16-bitowy
MOVX @DPTR,A
Nove from acc. to
external memory
(DPTR) A
F0
1/2
-
DPTR - zawiera adres 16-bitowy
MOVC A,@A+DPTR
Move from program
mem. to acc
A ( A+DPTR)
93
1/2
P
DPTR - 16- bitowy wska9nik
danych
MOVC A,@A+PC
Move from program
mem. to acc
A ( A + PC)
83
1/2
P
PC - 16 - bitowy licznik
rozkazów
ROZKAZY ARYTMETYCZNO - LOGICZNE
ADD A, Rr
Add to acc. register
A A + Rr
28
÷
2F
1/1
C,AC,OV,
P
Rr - rejestr R0
÷
R7
ADD A, ad
Add to acc. addr.
contenst
A A +( ad )
25
2/1
C,AC,OV,
P
ad - bezporedni adres 8 - bitowy
Ri - rejestr R0
Ri - rejestr R0
70378870.013.png 70378870.014.png 70378870.001.png
ADD A,@ Ri
Add toacc.mediately
addr. contest
A A + ( Ri )
26
÷
27
1/1
C,AC,OV,
P
Ri - rejestr R0
÷
R1
ADD A,# n
Add to acc.
immediately data
A A + n
24
2/1
C,AC,OV,
P
n - 8 - bitowy argument bezp.
ADDC A, Rr
Add to acc. reg. with
carry
A A + Rr + CY
38
÷
3F
1/1
C,AC,OV,
P
Rr - rejestr R0
÷
R7
ADDC A, ad
Add to acc. mediately
addr. contest
A A+ <ad> + CY
35
2/1
C,AC,OV,
P
ad - bezporedni adres 8 - bitowy
ADDC A,@ Ri
Add to acc. immed.
addr. contest
A A+ <Ri> + CY
36
÷
37
1/1
C,AC,OV,
P
Ri - rejestr R0
÷
R1
ADDC A,# n
Add to acc.
immediately data
A A+ n + CY
34
2/1
C,AC,OV,
P
n - 8 - bitowy argument bezp.
SUBB A, Rr
Subb. from acc. with
borrow reg.
A A- Rr- CY
98
÷
9F
1/1
C,AC,OV,
P
Rr - rejestr R0
÷
R7
SUBB A, ad
Subb. from acc. with
borrow addr. contest
A A - <ad> - CY
95
2/1
C,AC,OV,
P
ad - bezporedni adres 8 - bitowy
SUBB A,@ Ri
Subb. from acc. with
borrow mediat. addr.
contest
A A - <Ri> - CY
96
÷
97
1/1
C,AC,OV,
P
Ri - rejestr R0
÷
R1
SUBB A,# n
Subb. from acc.
witch borrow im-
mediately data
A A- n - CY
94
2/1
C,AC,OV,
P
n - 8 - bitowy argument bezp.
INC A
Increment acc.
A A+1
04
1/1
P
INC Rr
Increment register
Rr Rr + 1
08
÷
0F
1/1
-
Rr - rejestr R0
÷
R7
INC ad
Inc. addr. contest
<ad> <ad>+ 1
05
2/1
-
ad - bezporedni adres 8 - bitowy
INC @ Ri
Inc. mediately
address contest
<Ri> <Ri> + 1
06
÷
07
1/1
-
Ri - rejestr R0
÷
R1
INC DPTR
Increment DPTR
DPTRDPTR + 1
A3
1/2
-
DEC A
Decrement acc.
A A-1
14
1/1
P
DEC Rr
Decrement reg.
Rr Rr— 1
18
÷
1F
1/1
-
Rr - rejestr R0
÷
R7
70378870.002.png 70378870.003.png 70378870.004.png
DEC ad
Dec. addr. contest
<ad> <ad> - 1
15
2/1
-
ad - bezporedni adres 8 - bitowy
DEC @ Ri
Dec. mediately
address contest
<Ri> <Ri>
-1
16
÷
17
1/1
-
Ri - rejestr R0
÷
R1
MUL AB
Multiply A per B
B.A A*B
A4
1/4
C=0,OV,P rej B -8 starszych bitow wyniku
rej A -8 mlodszych bitow wyniku
DIV AB
Division A per B
A [A/B] cz.calk.
B [A/B] reszta
85
1/4
C=0,OV,P rej B - 8 starszych bitow wyniku
rej A - 8 mlodszych bitow
wyniku
DA A
Decimal adjust
korekcja dziesietna
D4
1/1
C,AC,P
ANL A, Rr
Logical AND A
with register
A A and Rr
58
÷
5F
1/1
P
Rr - rejestr R0
÷
R7
ANL A, ad
Logical AND A
and addr. contest
A A and
<ad>
55
2/1
P
ad - bezporedni adres 8 - bitowy
ANL A,@ Ri
Logical AND Awitch
mediately addr.ess
contest
A A and <Ri>
56
÷
57
1/1
P
Ri - rejestr R0
÷
R1
ANL A,# n
Logical AND A with
immediately data
A A and n
54
2/1
P
n - 8 - bitowy argument bezp.
ANL ad, A
Logical AND addr.
contents and A
<ad> <ad> and A
52
2/1
-
ad - bezporedni adres 8 - bitowy
ANL ad, # n
Logical AND addr and
immdiately data
<ad> <ad> and n
53
3/2
-
n - 8 - bitowy argument bezp.
ORL A, Rr
Logical OR A with
register
A A or Rr
48
÷
4F
1/1
P
Rr - rejestr R0
÷
R7
ORL A, ad
Logical OR A with
addr. contest
A A or <ad>
45
2/1
P
ad - bezporedni adres 8 - bitowy
ORL A,@ Ri
Logical OR A with
mediately addr contest
A A or <Ri>
4 6
÷
47
1/1
P
Ri - rejestr R0
÷
R1
ORL A,# n
Logical OR A with
immdiately data
A A or n
44
2/1
P
n - 8 - bitowy argument bezp.
70378870.005.png 70378870.006.png 70378870.007.png
ORL ad, A
Logical OR addr.
contest witch A
<ad> <ad> or A
42
2/1
-
ad - bezporedni adres 8 - bitowy
ORL ad, # n
Logical OR addr. with
immdiately data
<ad> <ad> or n
43
3/2
-
ad - bezporedni adres 8 - bitowy
n - 8 - bitowy argument bezp.
XRL A, Rr
Logical XOR A with
Rr
A A xor Rr
68
÷
6F
1/1
P
Rr - rejestr R0
÷
R7
XRL A, ad
Logical XOR A with
addr. contest
A A xor
<ad>
65
2/1
P
ad - bezporedni adres 8 - bitowy
XRL A,@ Ri
Logical XOR A with
mediately address
contest
A A xor
<Ri>
66
÷
67
1/1
P
Ri - rejestr R0
÷
R1
XRL A,# n
Logical XOR A with
immediately data
A A xor n
6 4
2/1
P
n - 8 - bitowy argument bezp.
XRL ad, A
Logical XOR addr.
conest with A
<ad> <ad> xor A
6 2
2/1
-
ad - bezporedni adres 8 - bitowy
XRL ad, # n
Logical XOR addr.
with immdiately data
<ad> <ad> xor n
6 3
3/2
-
ad - bezporedni adres 8 - bitowy
n - 8 - bitowy argument bezp.
CLR A
Clear acc.
A 0
E4
1/1
P
CPL A
Complement acc.
A not(A)
F4
1/1
-
SWAP A
Swap nibbles
within acc.
A 3-0 A 7-4
C4
1/1
-
RL A
Rotate left acc.
--------
7.. ..0
23
1/1
-
RLC A
Rotate left acc.
through carry
-
CY 7 0
33
1/1
C,P
RR A
Rotate right acc.
--------
7.. ..0
03
1/1
-
RRC A
Rotate right acc.
through carry
--------
CY 7 0
13
1/1
C,P
70378870.008.png 70378870.009.png 70378870.010.png

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika:

Zgłoś jeśli naruszono regulamin