przedłużenie 16-bitowej szyny PC-ISA.pdf

Przedłużacz 16−bitowej szyny PC−ISA

Przedłużacz 16−bitowej

szyny PC−ISA

kit AVT−354

Przedstawiony w†artykule

uk³ad jest dedykowany

wszystkim elektronikom, ktÛrzy

konstruuj¹ lub zamierzaj¹

zbudowaÊ samodzielnie

jak¹kolwiek kartÍ do

komputera PC.

S³owo ìprzed³uøaczî nie

opisuje w†pe³ni funkcji

prezentowanego urz¹dzenia.

DziÍki po³¹czeniu

odpowiedniej konstrukcji

mechanicznej

z nieskomplikowan¹

elektronik¹, powsta³o

zabezpieczone stanowisko do

uruchamiania i†testowania

8†i†16-bitowych kart

prototypowych w†standardzie

PC-ISA. Dodatkowa moøliwoúÊ

zamocowania gniazda ISA

w†miejscu stacji 5,25î

znacznie u³atwia manipulacje

i†pomiary podczas

uruchomiania uk³adÛw

zrealizowanych w postaci kart

PC-towych.

Praktycznie u kaødego mniej

lub bardziej doúwiadczonego elek-

tronika czÍsto pojawia siÍ chÍÊ

wykonania jakiegoú, mniej lub bar-

dziej skomplikowanego, uk³adu

wspÛ³pracuj¹cego z†popularnym na

naszym rynku PC-tem. W†bardziej

rozbudowanych uk³adach pomiaro-

wych lub sterowania czÍsto oka-

zuje siÍ, øe umieszczone na tylnej

úciance obudowy z³¹cza transmisji

szeregowej COM lub rÛwnoleg³ej

Centronics nie wystarcz¹ do reali-

zacji zamierzonego celu. Ograni-

czona liczba linii sygna³owych lub

niewystarczaj¹ca szybkoúÊ trans-

misji danych cyfrowych zmusza

niejednokrotnie do opracowania

w³asnej karty prototypowej.

O†ile zaprojektowanie prostej,

8-bitowej karty z†kilkoma portami

wejúcia-wyjúcia nie nastrÍcza

wiÍkszych trudnoúci, to jednak

obawa przed ìgrzebaniemî we

wnÍtrzu cennego komputera jest

najczÍstsz¹ przyczyn¹ rezygnacji

z†wykonania takiego projektu.

Naleøy wszakøe pamiÍtaÊ, øe

samodzielne wykonanie karty pro-

totypowej, nawet poprzedzone wy-

konaniem wzorowej

dokumentacji oraz p³ytki druko-

wanej w†dobrym zak³adzie us³ugo-

wym, moøe spowodowaÊ uszkodze-

nie naszego komputera w†przypad-

ku, gdy zmontowany uk³ad karty

powoduje zwarcie np. szyny da-

nych. Skutki takiej pomy³ki mog¹

byÊ op³akane: uszkodzony zostaje

najczÍúciej kontroler magistrali,

a†wiÍc pozostaje do wymiany ca³a

p³yta g³Ûwna komputera.

Przedstawiony w†artykule

îprzed³uøaczî, dziÍki buforowa-

niu sygna³Ûw magistrali PC-ISA,

pozwala na bezpieczne urucha-

mianie amatorskich uk³adÛw elek-

tronicznych wspÛ³pracuj¹cych

z†komputerem PC poprzez tÍ ma-

gistralÍ. Zalet¹ uk³adu jest takøe

wyprowadzenie gniazda testowego

PC-ISA na przedni¹ úcianÍ kom-

putera, dziÍki czemu o†wiele ³at-

wiej jest dokonywaÊ wszelkich

pomiarÛw oraz manipulacji pod-

czas pracy karty prototypowej.

Podczas opracowywania uk³a-

du wziÍto pod uwagÍ fakt, øe

w†znacznej wiÍkszoúci przypad-

kÛw do pracy kart prototypowych

wykorzystuje siÍ jedynie sygna³y

magistrali adresowej A11..A0 (w

przestrzeni adresowej portÛw I/O)

oraz sygna³y szyny danych

(D15...D0, 16-bitÛw), sygna³y

steruj¹ce operacjami w†prze-

strzeni wejúcia-wyjúcia proceso-

ra dla kart 8†i†16-bitowych. Bar-

dziej zaawansowanych elektroni-

kÛw z†pewnoúci¹ ucieszy fakt, øe

w†uk³adzie dodatkowo zbuforowa-

no i†wyprowadzono wiÍkszoúÊ li-

nii przerwaÒ sprzÍtowych:

IRQ3...IRQ7 oraz IRQ10...IRQ12,

IRQ14, IRQ15 oraz sygna³ zega-

rowy magistrali CLK.

Elektronika Praktyczna 2/98

P R O J E K T Y

Przedłużacz 16−bitowej szyny PC−ISA

DziÍki takiemu rozwi¹zaniu

uda³o siÍ ograniczyÊ liczbÍ syg-

na³Ûw magistrali do 45, co razem

z†czterema liniami zasilania (+5V,

-5V, +12V, -12V) oraz mas¹ (GND)

pozwoli³o na po³¹czenie 16-bito-

wej karty bazowej (umieszczonej

w†gnieüdzie PC-ISA) z†gniazdem

testowym (wyprowadzonym na

obudowÍ) za pomoc¹ pojedyncze-

go 50-øy³owego kabla taúmowego.

Pozosta³e sygna³y kontroli do-

stÍpu do pamiÍci operacyjnej kom-

putera oraz kontroli dostÍpu i†po-

twierdzenia transmisji poprzez ka-

na³y DMA nie zosta³y bezpoúred-

nio wyprowadzone na z³¹cze tes-

towe ze wzglÍdu na doúÊ rzadkie

ich wykorzystywanie.

Na p³ytkach drukowanych po-

zostawiono jednak dla uøytkowni-

ka specjalne punkty lutownicze,

dziÍki ktÛrym moøliwe jest jed-

noczesne wyprowadzenie dodat-

kowych 20 sygna³Ûw nie objÍtych

buforowaniem w†prezentowanym

przed³uøaczu.

Opis uk³adu

Zanim przejdziemy

do analizy uk³adu za-

poznajmy siÍ z†sygna-

³ami przenoszonymi

przez szynÍ PC-ISA.

W†pierwszych kompu-

terach PC typu XT

standard przewidywa³

62-stykowe z³¹cza,

w†ktÛrych moøna by-

³o umieszczaÊ karty

8-bitowe. Wraz z†po-

jawieniem siÍ na ryn-

ku architektury AT opracowano

rozszerzenie z³¹cza XT, w†postaci

36-stykowego gniazda bÍd¹cego

przed³uøeniem wczeúniejszego 8-

bitowego standardu XT.

Na rys. 1 przedstawiono opis

pe³nego, 16-bitowego z³¹cza ISA,

wystÍpuj¹cego od najwczeúniej-

szych modeli komputerÛw AT, aø

po dzisiejsze konstrukcje p³yt g³Ûw-

nych. Uøytkownik ma do dyspozy-

cji kilkadziesi¹t sygna³Ûw, dziÍki

ktÛrym moøliwa jest komunikacja

pomiÍdzy wszystkimi elementami

architektury komputera PC.

Z†punktu widzenia projektanta

kart prototypowych najistotniejsze

s¹ nastÍpuj¹ce sygna³y:

- A0...A19 : 20-bitowa magistrala ad-

resowa komputera. Podczas od-

wo³aÒ do uk³adÛw wejúcia-wyj-

úcia kontroler p³yty zezwala na

zaadresowanie 1024 8-bitowych

portÛw, co w†praktyce oznacza

wykorzystanie jedynie linii

A0...A11, pomimo øe procesory

x86 potrafi¹ zaadresowaÊ 65536

portÛw. Tak wiÍc przestrzeÒ ad-

resowa I/O mieúci siÍ w†grani-

cach 0...1023 (000h...3FFh).

- D0...D7 : dwukierunkowa, 8-bito-

wa magistrala danych.

- AEN : logiczna ì1î oznacza prze-

jÍcie kontroli nad magistral¹

przez kontroler DMA. Sygna³ ten

jest czÍsto stosowany w†kartach

prototypowych jako linia bloko-

wania dekodera adresu, kiedy

magistral¹ steruje kontroler DMA.

- IORD : sygna³ wystawiany przez

procesor lub kontroler DMA

w†momencie ø¹dania dostÍpu do

przestrzeni adresowej wejúcia-

wyjúcia w†celu odczytu (aktyw-

ne ì0î).

- IOWR : sygna³ wystawiany przez

procesor lub kontroler DMA

w†momencie ø¹dania dostÍpu do

przestrzeni adresowej wejúcia-wy-

júcia w†celu zapisu (aktywne ì0î).

- IOCHRDY : sygna³ generowany

przez powolne karty rozszerza-

j¹ce, maj¹cy na celu wymusze-

nie oczekiwania przez procesor

lub kontroler DMA w†celu po-

prawnej ich obs³ugi. Wymusze-

nie oczekiwania odbywa siÍ

przez podanie na tÍ liniÍ logicz-

nego ì0î. Logiczna jedynka

oznacza natomiast gotowoúÊ kar-

ty do obs³ugi. W†opisie przed-

³uøacza bÍdziemy uøywaÊ ozna-

czenia IORDY.

- RESET : sygna³ generowany

w†momencie wyzerowania kom-

putera (wciúniÍcie klawisza Re-

set, lub po w³¹czeniu zasilania)

przez kontroler magistrali - ak-

tywna logiczna ì1î.

- IRQ2...IRQ7 : linie zg³oszeÒ

przerwaÒ sprzÍtowych. Kana³y 0

i†1 nie zosta³y wyprowadzone,

bowiem obs³uguj¹ one dwa pod-

stawowe uk³ady komputera: ze-

gar systemowy (IRQ0) i†klawia-

turÍ (IRQ1).

- CLK : sygna³ zegarowy zsynchro-

nizowany z†zegarem procesora.

We wczesnych modelach AT

sygna³ ten mia³ zazwyczaj czÍs-

totliwoúÊ 6MHz, jednak wspÛ³-

czesne p³yty g³Ûwne pozwalaj¹

na generowanie wiÍkszych czÍs-

totliwoúci. Sygna³ ten moøe byÊ

wykorzystywany przez karty roz-

szerzaj¹ce w†celu synchronizacji

ich pracy z†zegarem procesora.

- +5V, -5V, +12V, -12V : linie

zasilania, z†ktÛrych moøe ko-

rzystaÊ karta prototypowa. O†ile

wydajnoúÊ pr¹dowa linii +5V

jest bardzo duøa (kilkanaúcie

amperÛw), to wydajnoúÊ pozo-

sta³ych trzech zasilaczy warto

sprawdziÊ na etykiecie umiesz-

czonej na obudowie zasilacza

wewn¹trz obudowy komputera.

- GND : na trzech wyprowadze-

niach 8-bitowego z³¹cza ISA

wyprowadzono masÍ zasilania.

Rys. 1. Rozmieszczenie sygnałów

16−bitowego złącza ISA.

Elektronika Praktyczna 2/98

Rys. 2. Schemat blokowy przedłużacza.

Przedłużacz 16−bitowej szyny PC−ISA

Warto wiedzieÊ, øe

w†wiÍkszoúci kompute-

rÛw PC masa ta nie

jest zwarta z†obudow¹,

toteø nie naleøy bezpo-

úrednio dokonywaÊ ta-

kiego po³¹czenia.

Znaczenie pozosta³ych

sygna³Ûw, nie doprowa-

dzonych bezpoúrednio do

naszego przed³uøacza,

jest nastÍpuj¹ce:

- DRQ1...DRQ3 : linie

zg³oszeÒ ø¹dania przy-

dzia³u kana³u DMA

(kana³y 1...3; kana³

0†jest nie wyprowadzo-

ny - obs³uga odúwieøa-

nia pamiÍci).

- DACK0...DACK3 : linie

potwierdzeÒ przyjÍcia

ø¹dania obs³ugi kana³u

DMA. Na linii DACK0

jest generowany syg-

na³ odúwieøania pa-

miÍci dynamicznej

komputera i†moøe

byÊ wykorzystany

przez karty prototy-

powe wyposaøone w

tak¹ pamiÍÊ. W†ar-

chitekturze AT syg-

na³ odúwieøania pa-

miÍci nie jest gene-

rowany przez kont-

roler DMA, lecz

przez specjalizowa-

ne uk³ady p³yty

g³Ûwnej, zaú zwol-

niony w†ten sposÛb

kana³ DMA0 zosta³

wyprowadzony na

rozszerzonym z³¹czu

ISA AT (patrz opis

w†dalszej czÍúci ar-

tyku³u).

- OSC : linia zegara sys-

temowego o†czÍstotli-

woúci 14,318 MHz.

- SMEMR, SMEMW :

sygna³y ø¹dania

przez procesor lub

kontroler DMA do-

stÍpu do pamiÍci

komputera w†celu

odpowiednio: od-

czytu i†zapisu - ak-

tywne ì0î.

- ALE : sygna³ informu-

j¹cy o†ustabilizowa-

niu siÍ adresu na

magistrali komputera.

- IOCHK : podanie

przez kartÍ rozsze-

Rys. 3. Schemat logiczny karty.

Elektronika Praktyczna 2/98

Przedłużacz 16−bitowej szyny PC−ISA

rzaj¹c¹ logicznego zera na tÍ

liniÍ powoduje zg³oszenie awa-

rii tej karty i†wygenerowanie

przerwania INT2, co w†konsek-

wencji powoduje taki efekt jak

w†przypadku b³Ídu parzystoúci

oraz zatrzymanie systemu.

- T/C : sygna³ generowany przez

kontroler DMA informuj¹cy o†za-

koÒczeniu cyklu dostÍpu przez

kontroler.

- 0WS : dodatkowy sygna³ wystÍ-

puj¹cy w†komputerach AT lub

wyøszych, pozwalaj¹cy na zg³o-

szenie przez kartÍ rozszerzaj¹c¹

faktu obs³ugi jej przez procesor

bez dodatkowych cykli opÛünia-

j¹cych (ang. îWait Statesî).

Dodatkowe sygna³y dostÍpne

w†architekturze komputerÛw AT,

wykorzystywane w†naszym roz-

wi¹zaniu to:

- D8...D15 : bardziej znacz¹cy

(MSB) bajt 16-bitowej magistrali

danych (D0...D7 - LSB).

- IOCS16 : sygna³ generowany

przez 16-bitowa kartÍ rozszerza-

j¹c¹, informuj¹c¹ procesor o†ob-

s³udze jej w†trybie 16-bitowym.

Aktywnym poziomem jest logicz-

ne ì0î, ktÛre powinno byÊ ge-

nerowane przez tak¹ kartÍ w†jej

w³asnym dekoderze adresowym.

- IRQ10...IR12, IRQ14, IRQ15 : do-

datkowe (w architekturze AT)

linie zg³oszeÒ przerwaÒ sprzÍ-

towych. Linia IRQ13 nie zosta³a

wyprowadzona, bowiem wyko-

rzystywana jest przez koproce-

sor arytmetyczny.

Dodatkowe sygna³y nie buforo-

wane przez ìprzed³uøaczî to:

- DRQ0, DACK0 : dodatkowy, wol-

ny kana³ 0†DMA bÍd¹cy pozo-

sta³oúci¹ po architekturze XT,

wykorzystywany w†celu odúwie-

øania pamiÍci dynamicznej.

- DRQ5...DRQ7, DACK5...DACK7 :

dodatkowe, wolne kana³y DMA

udostÍpnione przez drugi kon-

troler implementowany w†archi-

tekturze AT.

- A17...A23 : siedem bardziej zna-

cz¹cych linii adresowych proceso-

ra, linie A17...A19 pokrywaj¹ siÍ

z†liniami z†czÍúci 8-bitowej z³¹cza,

z†t¹ rÛønic¹, øe adres wystawiany

jest na nich wczeúniej.

- SHBE : sygna³ wystawiany przez

procesor lub inny uk³ad przej-

muj¹cy sterowanie nad magist-

ralami podczas przekazywania

danych w†formacie 16-bitowym.

- MEMCS16 : sygna³ generowany

przez karty rozszerzaj¹ce, ktÛre

gwarantuj¹ dostÍp do przestrzeni

adresowej pamiÍci w†trybie 16-

bitowym. Sterowanie podobne jak

w†przypadku sygna³u IOCS16.

- MASTER : sygna³ umoøliwiaj¹cy

przejÍcie sterowania nad syste-

mem przez dodatkowy procesor

znajduj¹cy siÍ na karcie rozsze-

rzaj¹cej.

OprÛcz tych sygna³Ûw na roz-

szerzonej czÍúci gniazda ISA wy-

prowadzono liniÍ zasilaj¹c¹ +5V

oraz masÍ zasilania (GND).

Prezentowane urz¹dzenie sk³ada

siÍ z†dwÛch czÍúci: 16-bitowej (d³u-

giej) karty ISA, umieszczanej w†jed-

nym z†gniazd p³yty g³Ûwnej kom-

putera oraz z†p³ytki z†wyprowadzo-

nym gniazdem testowym. Obie

czÍúci s¹ spiÍte odcinkiem 50-

øy³owego kabla taúmowego. Odpo-

wiednie umiejscowienie z³¹czy

umoøliwia bezproblemowe (bez skrÍ-

cania kabla) po³¹czenie obu czÍúci

w†typowej obudowie typu ìtowerî.

Schemat blokowy ìprzed³uøaczaî

przedstawiono na rys. 2 . Jak widaÊ,

s¹ buforowane wspomniane, naj-

waøniejsze dla projektanta kart pro-

totypowych, sygna³y magistrali PC-

ISA. Dodatkowo, na karcie bazowej

jest umieszczony dekoder adresowy

umoøliwiaj¹cy dekodowanie adre-

sÛw z†ca³ej przestrzeni adresowej

wejúcia-wyjúcia komputera, w†tym

z†obszaru przeznaczonego na karty

prototypowe: 300..31Fh.

Budowa dekodera umoøliwia

uøytkownikowi skonfigurowanie za

pomoc¹ kilku zworek (jumperÛw)

wymaganego obszaru I/O, poprzez

jego poszerzenie lub zwÍøenie,

w†zaleønoúci od potrzeb. Umoøli-

wia to m.in. zastosowanie kilku

ìprzed³uøaczyî w†jednym kompu-

terze oraz, co nie mniej waøne,

testowanie ìprototypÛwî kart wy-

posaøonych w†tzw. niepe³ny deko-

der adresowy - np. wykonanych

ìnaprÍdceî na p³ytce uniwersal-

nej. W†tym przypadku minimalne

ìgard³oî dekodera, daj¹ce siÍ skon-

figurowaÊ, zajmuje 16 adresÛw

(szesnaúcie 8-bitowych portÛw).

Dok³adny schemat elektryczny

urz¹dzenia przedstawia rys. 3 .

Z³¹cze pierwotne do³¹czone do

p³yty g³Ûwnej komputera oznaczo-

no symbolami SLOT A...D. Magis-

trala danych jest buforowana za

pomoc¹ 8-bitowych dwukierunko-

wych bram: uk³adu U1 (m³odszy

bajt danych D0...D7) oraz U2

(starszy bajt danych D8...D15).

Wykorzystano popularne na rynku

kostki 74245 w†wersji HCT (lub

LS). Sterowanie kierunkiem prze-

p³ywu danych odbywa siÍ po-

przez podanie odpowiedniego sta-

nu logicznego na wejúcia DIR

uk³adÛw U1 i†U2. Podanie logicz-

nego zera powoduje przekazanie

danych z†wyjúÊ uk³adu (B1...B8)

na wejúcia (A1...A8) co jest wy-

korzystywane przy odczycie da-

nych z†karty przez procesor, po-

danie zaú logicznej ì1î powoduje

sytuacje odwrotn¹ - dane z†wejúÊ

A1...A8 pojawiaj¹ siÍ na wyj-

úciach B1...B8, co wystÍpuje w†sy-

tuacji zapisu danych do karty. Do

sterowania wykorzystano liniÍ

IORD szyny ISA, ktÛrej stan jest

zgodny z†przyjÍtym za³oøeniem

o†kierunku przyp³ywu danych.

Aby jednak transmisja danych

odby³a siÍ na wejúcia zezwalaj¹ce

G†uk³adÛw U1 i†U2, to musi zo-

staÊ podane logiczne ì0î, ktÛre

jest generowane przez dekoder

adresowy zbudowany z†wykorzys-

taniem komparatora U6, za po-

úrednictwem bramek U7b i†U8b.

Zasada dzia³ania uk³adu U6 jest

prosta i†polega na tym, øe na

wyjúciu 19 tego uk³adu pojawia

siÍ logiczne ì0î w†momencie kie-

dy 8-bitowe liczby podane na

wejúcia P0...P7 oraz Q0...Q7 s¹

sobie rÛwne, a†ponadto sygna³

G†przyjmuje stan niski. W†naszym

rozwi¹zaniu ìprzed³uøaczî nie wy-

korzystuje pracy kontrolera DMA,

toteø do wejúcia zezwalaj¹cego G-

U6 doprowadzono sygna³ AEN, co

wymusza pracÍ kart tylko przy

odwo³aniach przez mikroprocesor.

Do wejúÊ P†i†Q†komparatora do-

prowadzono 8†linii adresowych:

A11...A4. Linie A11 i†A10 s¹

porÛwnywane z†definicji z†logicz-

nymi zerami. Pod³¹czenia poprzez

zwory pozosta³ych linii pozwalaj¹

na nieco swobody i†na zmianÍ

dekodowanej przez uk³ad prze-

strzeni I/O komputera. Jeøeli chce-

my, aby nasz przed³uøacz ìprze-

puszcza³î adresy z†ca³ego obszaru

I/O, tj. 000h...3FFh, z³¹cza Z7

i†Z8 powinny mieÊ za³oøone

wszystkie zworki. W†przypadku

ograniczenia obszaru do przezna-

czonego na karty prototypowe

(adresu 300h...31Fh), naleøy ze-

wrzeÊ wszystkie zworki, za wy-

j¹tkiem tych w†z³¹czu Z8 ozna-

czonych jako ìx9î i†ìx8î. Bardziej

Elektronika Praktyczna 2/98

Przedłużacz 16−bitowej szyny PC−ISA

Rys. 4. Rozmieszczenie elementów na płytce sterującej.

doúwiadczeni Czytelnicy z†pew-

noúci¹ bez trudu ustawi¹ inne

przedzia³y dekodowane przez de-

koder. Mniej doúwiadczonym au-

tor radzi pozostanie przy obszarze

przeznaczonym na karty prototy-

powe: 300h..31Fh.

Sygna³y magistrali adresowej

A0...A11 zosta³y takøe zbuforowa-

ne uk³adami U3 i†U4, ktÛre pra-

cuj¹ jako 8-krotne, jednokierunko-

we bramy (uk³ady 74541). Ponie-

waø sygna³y adresowe i†steruj¹ce

(IOWR, IORD, AEN, RST) maj¹

z†definicji jeden kierunek (z ma-

gistrali komputera do karty roz-

szerzaj¹cej), to wejúcia zezwalaj¹-

ce G1 i†G2 uk³adÛw U3 i†U4

zwarto do masy, odblokowuj¹c

tym samym te bufory na sta³e.

Dodatkowy sygna³ zegarowy

CLK jest buforowany przez bram-

kÍ U7d. Ze wzglÍdu na wystÍpu-

j¹ce przy duøych czÍstotliwoú-

ciach tego sygna³u zak³Ûcenia, na

p³ytce g³Ûwnej przed³uøacza znaj-

duje siÍ zworka Z6, dziÍki ktÛrej

moøliwe jest mechaniczne od³¹-

czenie tej linii w†przypadku nie

korzystania z†sygna³u zegarowego.

Kolejna, trzecia brama U5 bu-

foruje sygna³y linii przerwaÒ oraz

sygna³ IOCS16. Warto zwrÛciÊ

uwagÍ, øe kierunek buforowania

jest przeciwny niø w†przypadku

poprzednim ze wzglÍdÛw oczywis-

tych. Dodatkowe zwory Z4 i†Z5

pozwalaj¹ na mechaniczne odciÍ-

cie linii przerwaÒ komputera od

uk³adu przed³uøacza w†przypadku

nie korzystania z†niektÛrych

z†nich. Jak wynika z†praktyki, ko-

rzystanie z†linii przerwaÒ sprzÍto-

wych jest niezwykle rzadkie, dla-

tego w†takim przypadku zworniki

Z4 i†Z5 powinny byÊ rozwarte.

Dodatkowo wejúcia bufora U5,

doprowadzaj¹ce sygna³y przerwaÒ

z†przed³uøacza, zosta³y zblokowa-

ne do masy rezystorami RP1, co

wymusza na nich stan niski (nie-

aktywny) w†przypadku nie wyko-

rzystana ich w†uruchamianej kar-

cie prototypowej. Sygna³ IOCS16

posiada odwrotn¹ polaryzacjÍ ak-

tywn¹, toteø wejúcie 4†U5 zosta³o

do³¹czone przez rezystor z†drabin-

ki RP2 do plusa zasilania.

Pozosta³e sygna³y linii przerwaÒ

IRQ5..IRQ7 s¹ buforowane przy

pomocy trzech bramek AND: U8a,

U8c, U8d. Rezystory R1..R3 pe³ni¹

tak¹ sam¹ rolÍ jak RP1 w†przypad-

ku sygna³Ûw IRQ 3,4,10..15.

Dodatkowy sygna³ IORDY

(IOCHRDY) jest doprowadzony do

z³¹cza Z1 poprzez diodÍ D1, co

pozwala w†razie potrzeby na pros-

t¹ realizacjÍ tzw. iloczynu mon-

taøowego i†wykorzystanie tego syg-

na³u przez kartÍ rozszerzaj¹c¹.

Wszystkie zbuforowane sygna-

³y magistrali zosta³y doprowadzo-

ne do z³¹cza Z1, a†nastÍpnie za

poúrednictwem kabla ³¹cz¹cego do

p³ytki rozszerzenia umieszczonej

na obudowie komputera.

Wszystkie uk³ady scalone zablo-

kowano kondensatorami 100nF

w†celu zmniejszenia zak³ÛceÒ na

liniach zasilaj¹cych. Dodatkowo, na

p³ytce z†gniazdem testowym zablo-

kowano wszystkie linie napiÍÊ za-

silaj¹cych takimi kondensatorami,

a†liniÍ +5V dodatkowo kondensa-

torami elektrolitycznymi C6 oraz

Z17...Z19 na p³ytce bazowej.

Tuø obok gniazda testowego,

wszystkie linie zasilaj¹ce zosta³y

wyposaøone w†ko³ki pomiarowe,

oznaczone na schemacie lini¹ prze-

rywan¹ (pod kondensatorem C6).

DziÍki nim moøliwe jest do³¹cze-

nie tylko wymaganych napiÍÊ za-

silaj¹cych do karty prototypowej

oraz, co czÍsto trudne w†realizacji,

pomiar pr¹du pobieranego przez

dan¹ kartÍ rozszerzaj¹c¹ na kaødej

z†4†linii zasilania.

Montaø i uruchomienie

Ca³y uk³ad elektryczny przed-

³uøacza zmontowano na dwÛch

dwustronnych p³ytkach drukowa-

nych z†metalizacj¹ otworÛw. Rys.4

przedstawia rozmieszczenie ele-

mentÛw na p³ytce bazowej, nato-

miast rys.5 na p³ytce ze z³¹czem

prototypowym. Widok p³ytek dru-

kowanych przedstawiono na

wk³adce wewn¹trz numeru.

P³ytka bazowa posiada z³ocone

styki z³¹cza SLOT, co zapewnia

niezawodn¹ pracÍ urz¹dzenia

przez wiele lat. Dodatkowo, w†ce-

lu wzmocnienia konstrukcji p³ytki

ze z³¹czem prototypowym i†umoø-

liwienia prawid³owego i†jedno-

czeúnie pewnego zamocowania

w†miejscu typowej stacji 5,25î,

w†uk³adzie s¹ dostÍpne 4 dodat-

kowe, jednostronne p³ytki druko-

wane bÍd¹ce ìúciankamiî tej p³yt-

ki. Wykonane w†nich otwory

umoøliwiaj¹ prawid³owe przykrÍ-

cenie do chassis komputera, po

Elektronika Praktyczna 2/98

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: