Sterowniki mikroprocesorowe (w ASCII).pdf

63,675(&,

............................................................ 1

1.1. Algorytm a program ................................................................................................. 1

1.2. Schematy blokowe ................................................................................................... 2

,QVWUXNFMHXPRZQHJRM]\ND

3U]\NáDG\DOJRU\WPyZ

:352:$'=(1,('2-=<.$&=ZLGHU

........................... 7

2.2. Jednostki leksykalne ................................................................................................ 8

2.3. Deklarowanie danych .............................................................................................. 9

:\UD*HQLD

3URJUDPZM]\NX&

STEROWNIKI MIKROPROCESOROWE

....................................................................................................... 14

:VND(QLNL

2.6. Instrukcje ................................................................................................................. 19

2.7. Funkcje .................................................................................................................... 21

2.8. Dyrektywy preprocesora .......................................................................................... 22

2.9. Wybrane funkcje biblioteczne ................................................................................. 24

VNU\SWSRGUHGDNFM =ELJQLHZD :,'5$

8.à$'<35=(à&=$-&(

(A. Stec

=ZLGHU

) .............................................. 27

3.1.

3RGVWDZRZHSRMFLD

6\QWH]DXNáDGyZNRPELQDF\MQ\FK

............................................................... 32

........................................................................ 36

8NáDG\SU]HáF]DMFH]]DOH*QRFLDPLF]DVRZ\PL

XNáDGyZVHNZHQF\MQ\FK

........................ 46

........................... 49

0LNURSURFHVRURZHUHDOL]DFMHXNáDGyZSU]HáF]DMF\FK

(L. Pelc) ...................................... 61

4.1. Obiekty regulacji i ich opis matematyczny ............................................................. 61

4.2. Identyfikacja typowych obiektów regulacji ............................................................ 71

:\PDJDQLDVWDZLDQHXNáDGRPUHJXODFMLDXWRPDW\F]QHM

4.4. Regulatory ................................................................................................................ 84

4.5. Mikroprocesorowe realizacje regulatorów ............................................................... 88

5. MIKROPROCESOR

Katedra Automatyki i Informatyki

Politechnika Rzeszowska

) ........ 94

5.1. Architektura mikrokomputera 80C552 ..................................................................... 94

3RUW\UyZQROHJáHZHMFLD

-('128.à$'2:<

80C552 (J. Cisek

=ZLGHU

Z\MFLD

.......................................................................... 99

czasowo-licznikowy ...................................................................................... 100

5.4. Porty szeregowe ....................................................................................................... 104

:HMFLDZ\MFLDDQDORJRZH

............................. 107

6\VWHPSU]HUZD

...................................................................................................... 109

6. SYSTEM PROTOTYPOWY SP-552 (A. Stec) ..................................................... 113

6.1. Charakterystyka ogólna systemu SP-552 .................................................................. 113

$UFKLWHNWXUDZHZQWU]QDV\VWHPX

Rzeszów, luty 1999

..................................... 114

-552 ...................................................................... 118

2EVáXJDZ\ZLHWODF]D/&'LNODZLV]\IXQNF\MQ\FK

. 120

6,(&,'=,$à$=ZLGHU

2.1.

3.3. Synteza

8NáDG\PLNURSURJUDPRZDOQH

8.à$'<5(*8/$&-,$8720$7<&=1(-

8NáDG

2UJDQL]DFMDSDPLFLV\VWHPX63

6.5. Kompilacja, konsolidacja oraz uruchamianie programów ....................................... 123

6.6. Symulatory obiektów laboratoryjnych ..................................................................... 127

3U]\NáDGRZH]DGDQLD ............................................................................................... 138

:673

:REHFQHMFKZLOLEUDNMHVWMHGQROLWHMSXEOLNDFML]DZLHUDMFHMFDáRüPDWHULDáXREHMPXMF

7. Pakiet KEIL-100 =ZLGHU .................................. 141

7.1. Kompilator C51 ........................................................................................................ 141

7.2. Konsolidator-linker L51 ........................................................................................... 147

3URJUDP\XVáXJRZH ....................................................................................... 149

7.4. Symulator-debugger dScope-51 ............................................................................... 150

:\SHáQLDMFWOXNVNU\SWQLQLHMV]\MHVW

SU]H]QDF]RQ\JáyZQLHMDNRSRPRFG\GDNW\F]QDGODVWXGHQWyZ,QIRUPDW\NL7HF hnicznej i Au-

WRPDW\NL MHGQDNPR*HE\ü]SRZRG]HQLHPZ\NRU]\VWDQ\MDNRPDWHULDá\SRPRFQLF]HGODL n-

nych przedmiotów prowadzonych na Wydziale Elektrycznym.

W rozdziale 1 przypomniano podstawowe informacje z podstaw programowania, a w

V]F]HJyOQRFL]DVDG\WZRU]HQLDDOJRU\WPyZLVLHFLG]LDáDRUD]HOHPHQW\M]\NyZSURJU

amo-

8. KOMUNIKACJA SZEREGOWA (W. Mikluszka =ZLGHU ) .............................. 156

8.1. 3U]HJOGVWDQGDUGyZNRPXQLNDF\MQ\FK ............................ 156

8.2. Ogólne zasady komunikacji szeregowej .................................................................. 156

8.3. Port szeregowy RS-232C ......................................................................................... 157

8.4. àF]HV]HUHJRZHPLNURNRPSXWHUyZ rodziny 8051 ................................................. 161

8.5. 3URWRNRá\NRPXQLNDF\MQH ............................................ 164

3URWRNyáNRPXQLNDF\MQ\&$1 .......................................... 167

8.7. Programowanie kontolera CAN ............................................................................... 171

- podstawowe definicje i typy da-

Q\FKZ\UD*HQLDRSHUDWRU\LQVWUXNFMHLIXQNFMHZVND(QLNLSRGVWDZRZHELEOLRWHNL:N

olej-

]LDáDFK SU]\SRPQLDQR ]DVDG\ SURMHNWRZDQLD XNáDGyZ SU]HáF]DMF\FK DZ

V]F]HJyOQRFL V\QWH] XNáDGyZ NRPELQDF\MQ\FKPHWRG VLDWHN .DUQDXJK L V\QFKURQLF

znych

DXWRPDWyZVHNZHQF\MQ\FK0RRUH¶DL0HDO\¶HJRRUD]SURMHNWRZDQLHFLJá\FKXNáDGyZUHJ u-

lacji automaty F]QHM] UHJXODWRUDPL3,3,'=DPLHV]F]RQR UyZQLH*SU]\NáDGRZHPLNU oproce-

VRURZHUHDOL]DFMHXNáDGyZSU]HáF]DMF\FKLUHJXODWRUyZ

:UR]G]LDOHSU]\EOL*RQRDUFKLWHNWXUPLNURSURFHVRUD&MHJREXGRZZHZQWU]Q

i programowanie rejestrów SFR. Kolejny roz

9. STEROWNIKI WIELOFUNKCYJNE PSW 0QLH*HN .... 178

9.1. Charakterystyka ogólna ............................................................................................. 178

9.2. Bloki funkcyjne ........................................................................................................ 179

9.3. Konfiguracja i parametryzacja ................................................................................. 182

3U]\NáDG\NRQILJXUDFML ... 190

9.5. Symulator ................................................................................................................. 192

G]LDáRSLVXMHRSUDFRZDQ\GODSRWU]HE ODERUDW

rium, system prototypowy SP-

G]LNL NWyUHPXPR*OLZH MHVW áDWZH XUXFKDPLDQLH L WHVW

wanie programów dla procesorów rodziny MCS-

QD ]DMFLDFK üZLF]HQLRZ\FK 3U]HGVW

GRZ\PL SURJUDPDPL REVáXJL: UR]G]LDOHSRGDQRRSLVSDNLHWX.(,/ -100 jako podstawo-

ZHJRQDU]G]LDVáX*FHJRGRNRPSLODFMLLXUXFKDPLDQLDSURJUDPyZSLVDQ\FKZM]\NX&GOD

procesorów z rodziny MCS-51 (w tym 80C552), QDMZD*QLHMV]\FKRSFMLNRPSLODWRUD&OL n-

NHUD/ LV\PXODWRUDGHEXJJHUD'65R]G]LDáSU]\EOL*D]DJDGQLHQLD]ZL]DQH]N omu-

QLNDFMV]HUHJRZZV\VWHPDFKPLNURSURFHVRURZ\FKSURJUDPRZDQLHLREVáXJáF]D56 -232

RUD]ZD*QLHMV]HSURWRNRá\NRPXQLNDF\MQH

:UR]G]LDOHVFKDUDNWHU\]RZDQRSU]HP\VáRZ\VWHURZQLNZLHORIXQNF\MQ\36:

DODATKI ........................................................................................................................ 196

D.1. Funkcje sterownika PSW-84 .................................................................................... 197

D.2. Tabela znaków (5x7 punktów) ................................................................................. 214

D.3. Rodzina mikrokontrolerów serii 51 ......................................................................... 215

D.4. Deklaracje rejestrów SFR dla 80C552 ..................................................................... 219

-84. Przed-

VWDZLRQRLGHNRQILJXUDFMLUHJXODWRUyZSU]HP\VáRZ\FKZRSDUFLXREORNLIXQNF\MQHSRGDQR

HWDS\NRQILJXUDFMLZ\EUDQHEORNL]ELEOLRWHNLRUD]SU]\NáDGRZHNRQILJXUDFMH

1LQLHMV]D SUDFD SRZVWDáD SU]\ Z\GDWQHM SRPRF\ SURJUDPX 7(0386 6B-(3

-07181-96).

$XWRU]\ VG] *H VNU\SW ³

Sterowniki mikroprocesorowe

´ EG]LH SRPRFQ\ Z VWXGLRZDQLX

m prostych sterowników i regulatorów mi-

NURSURFHVRURZ\FKMDNLREVáXJSU]HP\VáRZ\FKUHJXODWRUyZEGF\FKREHFQLHQDU\QNX

Autorzy

iii

go zakres przedmiotu Sterowniki mikroprocesorowe

ZDQLD5R]G]LDá ]DZLHUD VNRQGHQVRZDQ\ RSLV M]\ND&

nych dwóch rozd

ZLRQR V]F]HJyáRZR VFKHPDW EORNRZ\ RUD] SRV]F]HJyOQH HOHPHQW\ V\VWHPXZUD] ] SU]\Ná

1DNRFXND*GHJRUR]G]LDáXSRGDQD]RVWDáDOLWHUDWXUD

]DJDGQLH]ZL]DQ\FK ]DUyZQR ] SURMHNWRZDQLH

6,(&,'=,$à$

1.2. Schematy blokowe

Opis akcji nazywamy G]LDáDQLHP , LQVWUXNFM lub RSHUDFM , a ich zbiór algorytmem , który

MHVWSU]HSLVHPUR]ZL]DQLDSRVWDZLRQHJR]DGDQLD$OJRU\WPZ\UD*RQ\ZM]\NXRNUHORQHJR

ty SXNWyU\XPR*OLZLDMHJRZ\NRQDQLHSU]H]RNUHORQ\NRPSXWHUQD]\ZDVL programem .

Obiektami QD]\ZDP\GDQHNWyUHVSU]HGPLRWHPSU]HWZDU]DQLDLQVWUXNFML:\Uy*QLDP\

ZLHOHUy*Q\FK typów danych - PRJWRE\üOLF]E\FDáNRZLWHU]HF]\ZLVWH]QDNLVáRZDMDN

UyZQLH*EDUG]LHM]áR*RQHVWUXNWXU\QDSU]\NáDGOLVW\WDEOLFHUHNRUG\SOLNLLWG'DQHPRJ

E\üVWDá\PL]PLHQQ\PLOXESDUDPHWUDPL

3RZV]HFKQLHX*\ZDQ\PLáDWZ\PVSRVREHPSU]H dstawienia algorytmu (na podstawie któ-

UHJRRSUDFXMHVLSy(QLHMSURJUDPMHVWW]ZVLHüG]LDáD - ]ZDQDWDN*H schematem blokowym .

Schemat blokowy, traktowany jako algorytm problemu, jest graficznym przedstawieniem

zbioru instrukcji (operacji) i wzajemny

SRáF]HSRPLG]\EORNDPL

VWUXNFMHSURVWHOXE]áR*RQH=EORNXRSHUDF\MQHJRZ\FKRG]L

tylko jed

MHVWSURVWRNWHPZNWyU\P]QDMGXMVLL

instrukcja = opis akcji

algorytm = SU]HSLVUR]ZL]DQLD

QRSRáF]HQLH

program =

DOJRU\WPZ\UD*RQ\ZM]\NX]UR]XPLDá\PGODGDQHJRNRPSXWHUD

SROHJDJáyZQLHQDW\P*H

SURJUDPPXVLE\üRNUHORQ\FLOHZHGáXJUHJXáM]\NRZ\FKD*GRQDMGUREQLHMV]\FKV]F]

algorytmem a programem komputerowym

Blok warunkowy (decyzyjny) - jest rombem, w którym umiesz-

F]DVLZDUXQHNGHF\GXMF\RGDOV]HMNROHMQRFLZ\NRQ\ZDQLD

RSHUDFML=EORNXZ\FKRG]GZDSRáF]HQLDMHGQRR]QDF]RQH

SU]H]7OXE<JG\ZDUXQHNMHVWVSHáQLRQ\DGUXJLHR]QDF]RQH

SU]H]1OXE)JG\ZDUXQHNQLHMHVWVSHáQLRQ\

egó-

áyZ:M]\NXOLWHUDFNLPSRMDZLHQLHVLEáGXRUWRJUDILF]QHJRZ]DVDG]LHQLH]PLHQLDVH

nsu

zdania, natomiast w SU]\SDGNXNRPSXWHUDEGWREáG\XQLHPR*OLZLDMFHGDOV]HREOLF] enia.

=WHJRSRZRGXZDUWRZF]HQLHMRSUDFRZDüDOJRU\WPZNWyU\PFDáXZDJVNRQFHQWU ujemy

na podaniu przepisu UR]ZL]DQLDSRVWDZLRQHJR]DGDQLDEH]SRWU]HE\RGZRá\ZDQLDVLGR

NRQNUHWQHJRM]\NDSURJUDPRZDQLD$OJRU\WPPR*HP\Z\UD]LüM]\NLHPPyZLRQ\P]DS o-

PRFVFKHP a WyZEORNRZ\FKOXEZND*G\LQQ\X]DVDGQLRQ\ORJLF]Q\LVSyMQ\VSRVyE

.D*G\DOJRU\WPPR*QDSRG]LHOLüQDPRGXá\NWyUHVWDQRZLRSLVZ\Uy*QLRQHJRGREU]H

RNUHORQHJR

Blok wprowadzania i wyprowadzania informacji - jest równo-

OHJáRERNLHPZNWyU\PXPLHV]F]DVLGDQHGRZF]\WDQLDOXE

wyniki do wyprowadzenia.

PDMNV]WDáWHOLSV\LZVND]XM

QDSRF]WHNLNRQLHFZ\NRQ\ZDQLDDOJRU\WPXVFKHPDWXEO

NRZHJR = EORNX 67$57 Z\FKRG]L W\ONR MHGQR SRáF]HQLH

natomia

obiektach . Z tych szczegó-

áRZ\FK]DGDPR*QDQDVWSQLH]EXGRZDüRJyOQ\SODQDOJRU\WPFDáHJRSUREOHPX:\G]L

G]DGDQLDQDUyZQLHGREU]HRNUHORQ\FK

VWGREORNX6723ZFKRG]LW\ONRMHGQRSRá

czenie.

OHQLHZDOJRU\WPLHPRGXáyZRNUHODVLSRMFLHP

modularyzacji algorytmu .

MHVW RNUJLHP NWyU\ áF]\ NRQW\QXXMH

VFKHPDW EORNRZ\ ]QDMGXMF\ VL QD SU]\NáDG QD GZyFK VWU

QDFK:WDNLPSU]\SDGNXQDNRFXSLHUZV]HMVWURQ\XPLHV]F]D

VLRNUJ]RGSRZLHGQLOLF]EDSRGREQ\RNUJ]WVDPOLF

Rys. 1.2. Elementy schema-

tów blokowych.

EXPLHV

F]DVLQDSRF]WNXNROHMQHMVWURQ\

,QVWUXNFMHXPRZQHJRM]\ND

Rys.1.1. Schema WSRVWSRZDQLD´RGSUREOHPXGRZ\QLNX´

y zestaw podstawowych in-

VWUXNFMLXPRZQHJR M]\NDSURJUDPRZDQLDNWyU\ZGDOV]HMF]FLXPR*OLZLQDPVWZRU]HQLH

NLONXSU]\NáDGRZ\FKDOJRU\WPyZ:GX*\PVWRSQLXEGRQHSU]\SRPLQDá\Sy(QLHMV]HSU

:W\PFHOXZSURZDG(P

3U]HZD*DMFDZLNV]RüM]\NyZSURJUDPRZDQLDSR]ZDODG]LHOLüSUREOHPQDSRGSUREO

my zwane procedurami lub podprogramami

%XGRZDQLHSURJUDPyZ]SURFHGXUMHVWLVWRW

JUDP\ZM]\NX&FRSR]ZROLQDPSy(QLHMQDLFKáDWZPRG

LNDFMLWHVWRZDQLH

programowania strukturalnego

3URFHGXU\WHPR*QDWUDNWRZDüMDNR

klocki (bloki), które (po

uprzednim przetestowaniu) odpowiednio

SRXNáDGDQHEGUR]ZL]DQLHPSUREOHPX

podprogram =

IUDJPHQWSURJUDPXVWDQRZLF\SHZQFDáRüEORNÄNORFHN´

FKSRZL]DPLG]\QLPLNWyUHRNUHODMNROHMQRü

wykonywania poszczególnych akcji. Schemat blokowy jest zbudowany z figur geometrycz-

nych zwanych blokami oraz skierowanych

Blok operacyjny -

1.1. Algorytm a program

5y*QLFDSRPLG]\

Bloki graniczne START / STOP -

zadania (po

%ORN áF]QLNRZ\

:SURJUDPRZDQLXVWUXNWXUDOQ\PNRU]\VWDVL]SHZQ\FKSURVW\FKNRQVWUXNFML]NWyU\FK

PR*QD]EXGRZDü

poprawny program.

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: