94_95.pdf

N O W E P O D Z E S P O Ł Y

µµ Port Saver

Miniaturyzacja wspÛ³czeúnie

produkowanych urz¹dzeÒ

elektronicznych stawia coraz to

nowe wyzwania producentom

elementÛw pÛ³przewodnikowych.

Z†jednej strony bardzo waøna

jest miniaturyzacja obudÛw,

w†jakich s¹ montowane

podzespo³y, z†drugiej strony

prowadzone s¹ starania

w†kierunku zmniejszenia liczby

po³¹czeÒ pomiÍdzy nimi.

Obydwa trendy

zaimplementowali projektanci

firmy Xicor w†pamiÍciach serii

MPS (ang. Micro Port Saver),

ktÛre dziÍki pomys³owemu

interfejsowi pozwalaj¹ oszczÍdziÊ

w†systemie bardzo wiele miejsca.

µµ

PamiÍci MPS nie s¹ nowoúci¹ na rynku

- pierwsze ich wersje Xicor wyprodukowa³

juø w†1994 roku. Pomimo up³ywu czasu

uk³ady te nie s¹ popularne - ca³kiem nie-

s³usznie - na naszym rynku. Postanowiliú-

my je wiÍc nieco przybliøyÊ naszym Czy-

telnikom.

Za³oøenia...

...jakie przyúwieca³y projektantom Xicora

by³y nastÍpuj¹ce: opracowaÊ pamiÍÊ EEP-

ROM wspÛ³pracuj¹c¹ ze standardowym in-

terfejsem mikroprocesorowym (sygna³y ste-

ruj¹ce: Chip Enable, Output Enable, Write

Enable), do ktÛrej dane bÍd¹ przekazywane

szeregowo.

Po co takie utrudnienie? DziÍki niemu

moøliwe jest do³¹czenie do systemu mikro-

procesorowego wielu pamiÍci do³¹czanych

(kaøda) zaledwie czterema liniami sygna³o-

wymi, bez koniecznoúci budowania dodat-

kowych, zewnÍtrznych dekoderÛw i†uk³adÛw

konwertuj¹cych zapisywane i†odczytywane

dane. Tak wiÍc pamiÍci MPS s¹ idealne dla

twÛrcÛw systemÛw mikroprocesorowych,

w†ktÛrych musi znaleüÊ siÍ szybka pamiÍÊ

nieulotna, a†ze wzglÍdÛw ekonomicznych lub

konstrukcyjnych nie moøna stosowaÊ spe-

cjalnych interfejsÛw I 2 C, SPI, itp.

Budowa...

...pamiÍci MPS jest bardzo podobna do stan-

dardowych pamiÍci EEPROM z†interfejsem I 2 C,

SPI lub MicroWire ( rys. 1 ). Jedyna istotna

Tab. 1. Zestawienie dostępnych wersji pamięci MPS.

Typ układu

Organizacja

Bufor

Częstotliwość

Napięcie

Obudowy

[B]

taktowania

zasilania

interfejsu (max)

[V]

[MHz]

X84041

512 x 8

3,3

2,7..5,5

DIP/SOIC8

TSSOP14

X84161

2k x 8

1,8..3,6

DIP/SOIC/

2,5..5,5

TSSOP8

Rys. 1.

X84641

8k x 8

1,8..3,6

XBGA8

2,5..5,5

DIP/SOIC8

TSSOP20

X84129

16k x 8

1,8..3,6

XBGA8/DIP8

2,5..5,5

SOIC14

TSSOP28

X84256

32k x 8

−

Uwagi:

1. Układ X84256 jest opracowywany. Jego parametry mogą ulec zmianie.

2. Czas programowania matrycy EEPROM starszych wersji układu X84041 wynosi do 5ms.

Rys. 2.

Elektronika Praktyczna 12/99

Pamięci

N O W E P O D Z E S P O Ł Y

rÛønica polega na zastosowaniu zmodyfikowa-

nego interfejsu wspÛ³pracuj¹cego z†otocze-

niem. Sygna³y /CE, /OE i†/WE s¹ sygna³ami

wejúciowymi, ktÛre naleøy do³¹czyÊ do odpo-

wiednich wyjúÊ mikroprocesora steruj¹cego

systemem. Wejúcie /WP s³uøy do sprzÍtowego

zablokowania moøliwoúci modyfikowania za-

wartoúci pamiÍci. Dwukierunkowy, jednobito-

wy port I/O s³uøy do przekazywania danych

do i†z†pamiÍci. Kierunek transmisji wybierany

jest poziomem logicznym wejúcia /WE.

PamiÍÊ MPS przed kaødym odwo³aniem

do jej zawartoúci wymaga wyzerowania, ktÛ-

re polega na wykonaniu prostej sekwencji

odczyt-zapis 0-odczyt ( rys. 2 ). W†ten sposÛb

inicjowane s¹: bufor zapisu/odczytu oraz

liczniki adresowe. Ponadto, wygenerowanie

takiej sekwencji umoøliwia przerwanie kaø-

dej realizowanej wczeúniej operacji, za wy-

j¹tkiem wczeúniej zainicjowanego cyklu za-

pisu do matrycy EEPROM.

Po sekwencji zerowania ³adowany jest 16-

bitowy adres i†nastÍpuje odczyt danych.

W†zaleønoúci od pojemnoúci pamiÍci, czÍúÊ

s³owa adresowego moøe nie byÊ wykorzys-

tana, ale sekwencja wpisu adresu musi za-

wsze mieÊ d³ugoúÊ 16 bitÛw.

W†kaødej operacji dostÍpu do zawartoúci

pamiÍci poúredniczy zintegrowana w†struk-

turze MPS pamiÍÊ RAM, ktÛrej rozmiar jest

zaleøny od typu uk³adu ( tab. 1 ). Przepisanie

zawartoúci pamiÍci buforuj¹cej do matrycy

EEPROM wymaga wykonania procedury po-

dobnej do zerowania z†tym, øe zamiast ì0î

wpisywana do pamiÍci jest logiczna ì1î.

Status procedury zapisuj¹cej moøna odczy-

taÊ na wyjúciu I/O - jeøeli znajduje siÍ na

nim ì0î oznacza to, øe matryca EEPROM jest

Rys. 3.

nadal zapisywana. Typowy czas zapisywania

matrycy wynosi 2ms.

ry konwersji s¹ jednak doúÊ proste, a†dziÍ-

ki duøej dopuszczalnej szybkoúci przesy-

³ania danych przez interfejs szeregowy,

czas dostÍpu do danych jest doúÊ krÛtki.

Piotr Zbysiñski, AVT

piotr.zbysinski@ep.com.pl

Aplikacje...

...pamiÍci MPS s¹ niemal identyczne ze

standardowymi, rÛwnoleg³ymi pamiÍciami

RAM lub EEPROM ( rys. 3 ). W†odrÛønieniu

od wersji rÛwnoleg³ej, pamiÍÊ MPS zajmuje

tylko jeden adres w†ca³ej przestrzeni adre-

sowej, co w†pewnych aplikacjach moøe byÊ

jej dodatkowym atutem.

Najpowaøniejsz¹ wad¹ prezentowanych

uk³adÛw jest koniecznoúÊ programowej

konwersji przesy³anych danych pomiÍdzy

postaci¹ szeregow¹ i†rÛwnoleg³¹. Procedu-

Przedstawicielami Xicora w†Polsce s¹ fir-

my: Elatec (tel. (0-12) 413-89-29) i Setron

(tel. (0-22) 634-47-36).

WiÍcej informacji o†pamiÍciach MPS fir-

my Xicor moøna znaleüÊ pod adresem: http:/

/www.xicor.com/products_serial_eeproms.-

html#mps.

Elektronika Praktyczna 12/99

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: