dekoder bin dec.pdf

Opisćwiczenia

Multiplekser,dekoder,demultiplekser,koder.

Wykorzystując nwejściową bramkę logiczną OR oraz n dwuwejś

ciowych bramek AND moŜna zbudować układ (rysunki: 1 oraz 2), w

którym poprzez podanie odpowiedniej kombinacji stanów logicznych na

wejścia A 0 A n1 spowodujemy, Ŝe na wyjście układu Wy będzie

przenoszony sygnał cyfrowy z jednego, wybranego przez nas wejścia,

spośródwejśćD 0 D n1 .Układprzenoszącysygnałnawyjściezjednego

wybranegowejściaspośródwieluwejśćnazywasięmultiplekserem.Pod

pojęciem„sygnałcyfrowy”będziemyrozumieliciągstanówlogicznych,L

i H, zmieniających się w czasie. Zwykle przyjmuje się, Ŝe stan log. L

reprezentujecyfrę0,zaśstanHcyfrę1.WejściaA 0 A n1 stanowią tzw.

wejścieadresowe.WejściaD 0 D n1 nazywająsięwejściamiinformacyj

nymilubwejściamidanych.Rysunek1bprzedstawiatensamukład,ztym,

Ŝe inaczej zostało zaznaczone wejście adresowe. Rysunek 2 przedstawia

schemat szczegółowy układu. Jak widzimy, układ składa się z szeregu

dwuwejściowychbramekANDorazjednejwielowejściowejbramkiOR.

A A A

wejście

adresowe

Rys.1.Schematyogólnemultipleksera.

A A A

0 1 n1

Rys.2.Schematszczegółowymultipleksera.

Warunkiemnato,abysygnał cyfrowybyłprzenoszony na wyjście

bramkiORzdanegowejściabramkijestistnieniestanulogicznegoLna

pozostałychwejściachbramki.SzeregbramekANDwukładzieprzedsta

wionymnarys.2umoŜliwiaspełnienietegowarunku.OtóŜ,podającnaje

0 1 n1

Opisćwiczenia„Multiplekser,dekoder,demultiplekser.”s tr.2

den przewód w wejściu adresowym stan logiczny H a na pozostałe

przewody stan L, spowodujemy, Ŝe na wyjście układu będzie

przenoszonysygnałzjednegotylkowejściainformacyjnego:ztego,które

prowadzi do bramki AND, mającej na przewodzie "adresowym" stan

logiczny H. Na przykład gdy w układzie przedstawionym na rys. 2 na

przewodzieA 1 istniejestanH,zaśnapozostałychprzewodachwwejściu

adresowym istnieją stany L, to na wyjście układu przechodzi sygnał z

wejsciaD 1 .

W celu zmniejszenia liczby przewodów w wejściu adresowym

stosujesiękodowanieadresu.Zamiastpodawaćnstanówlogicznychnan

przewodów, podaje się kombinację stanów logicznych, reprezentującą

liczbę binarną, określającą wejście informacyjne, z którego ma być

przenoszony sygnał na wyjście układu. Za pomocą kprzewodowej linii

moŜnaprzesyłaćdwójkowo2 k adresów.

Oczywiście,układztakkodowanymwejściemadresowymmusiza

wierać w odpowiednim miejscu dekoderprzekładającyliczby binarne na

wymagane kombinacje stanów logicznych, takie, Ŝe na jednym (ściśle

określonym) wyjściu występuje stan H, zaś na pozostałych wyjściach

stan L. (MoŜe być i na odwrót: na jednym wyjściu stan L, zaś na

pozostałych wyjściach stan H; zaleŜy to od konkretnego rozwiązania

całości układu.) Rysunek 3 przedstawia schemat ogólny układu z

dekoderem.

Wejścieadresowe

Dekoder

Rys.3.Schematogólnymultiplekserazzaznaczonymdekoderem.

DekodermoŜnaprzedstawićjakonpodukładówP 0 P n1 (rys.4).

Liczbabinarnajestpodawanajednocześnienawejściawszystkichpoduk

ładów.KaŜdypodukładwykrywawłaściwąsobieliczbębinarnąijeśliją

wykryjepodajestanlogicznyHnaswojewyjście.

Opisćwiczenia„Multiplekser,dekoder,demultiplekser.”s tr.3

wejścieadresowe

...

n-1

wyjścia

...

n-1

Rys.4. Schemat ogólny dekodera, jako n poduk³adów.

PodukładwykrywającydanąliczbęmoŜnałatwozbudowaćz

wielowejściowej bramki logicznej i pewnej liczby elementów

zaprzeczenia logicznego. Jeśli dana binarna mpozycyjna liczba jest

reprezentowana przez k stanów logicznych H i l stanów logicznych L

(k+l=m), to podukład wykrywający tę liczbę będzie się składał z m

wejściowej bramki AND oraz l elementów zaprzeczenia logicznego.

ElementyzaprzeczenialogicznegopowinnyzmienićstanylogiczneLtak,

bywtedy,gdydopodukładudochodziwłaściwajemuliczbawszystkie

stany dochodzące do bramki AND były stanami H. Wtedy na wyjściu

bramki, które jest zarazem wyjściem podukładu, będzie stan H. Na

rysunku5zostałprzedstawionyschematpodukładuwykrywającegoliczbę

dwójkową10.JeślinawejścieAjestpodawanystanlogicznyH(tzn.cyfra

1),zaśnawejścieBstanlogicznyL(cyfra0),tonawyjściuistniejestan

logicznyH.Wpozostałychprzypadkachnawyjściubędziestanlogiczny

Rys.5.Podukładwykrywa

jącyliczbę01.

Rys.6.Dekoderkodubinarnego

nakod1z4.

Okazujesię,Ŝewceluzbudowaniadekoderakorzystniejestuzyskać

w oddzielnym zespole elementów NOT zaprzeczenia wszystkich stanów

logicznych występujących w wejściu adresowym i na wejścia bramek

AND podać odpowiednie kombinacje niezaprzeczonych i zaprzeczonych

Opisćwiczenia„Multiplekser,dekoder,demultiplekser.”s tr.4

stanów logicznych z wejścia adresowego. Na rysunku 6 został przedsta

wionyschematdekoderaposiadającegodwuprzewodowewejście.Dekoder

ten nosi nazwę „dekodera kodu binarnego na kod 1 z 4”. W ogólności

dekoderytakienosząnazwę„dekoderakodubinarnegonakod1zn”.

Narysunku7zostałpokazanyschematukładuposiadającegocztery

wejściainformacyjne,dwuprzewodowewejścieadresowedlakodubinar

negoorazdekoder.MoŜnazmniejszyćilośćbramekwukładzie,stosując

bramki o większej ilości wejść. Na rysunku 8 został przedstawiony

schematukładurównowaŜny(logicznie)układowizrys.7.Układprzeds

tawiony na rys. 8 jest szybszy w działaniu, poniewaŜ posiada o jeden

szeregbramekmniej.

Rys.7.Schematczterowejściowego

multiplekserazdekoderem.

Rys.8.Multiplekserzpojedynczym

szeregiembramek.

MoŜliwejestzbudowanieukładudziałającegoodwrotnie,niŜukład

juŜ opisany. Układ przenoszący sygnał z wejścia na jedno wybrane

wyjście spośród wielu wyjść nazywa się demultiplekserem. W układzie

takim(rys.9)sygnałcyfrowyjestprzesyłanyzwejścianajednowybrane

wyjściespośródwieluwyjść.Napozostałychwyjściach istnieje ustalony

stanlogiczny,np.stanL.

adresowe

Wy 0

Rys.9.Schematogólnydemultipleksera.

Aby moŜna było numer wybranego wyjścia podawać w kodzie

binarnym,naleŜytakŜeitutajzastosowaćdekoderkodubinarnegonakod

1 z n. Rysunek 10 przedstawia schemat takiego układu, posiadającego

Wejście

Opisćwiczenia„Multiplekser,dekoder,demultiplekser.”s tr.5

dwuprzewodowewejściedlakodubinarnego,jednowejścieinformacyjne

oraz cztery wyjścia. Dwa elementy zaprzeczenia logicznego wraz z

górnym szeregiem dwuwejściowych bramek AND tworzą znany nam juŜ

dekoderkodubinarnegonakod1z4.Wszeregudwuwejściowychbramek

AND sygnał wejściowy jest poddawany „bramkowaniu” sygnałami

pochodzącymi z dekodera. Rysunek 11 przedstawia układ równowaŜny

układowi przedstawionemu na rys. 10, zawierający tylko jeden szereg

bramekAND.

Rys.10.Schematszczegółowycztero

wyjściowegodemultipleksera.

Rys.11.UkładrównowaŜny

układowizrys.10.

Układy opisane są produkowane fabrycznie. Na rysunku 12 został

przedstawiony schemat multipleksera, na rysunku 13 schemat

demultipleksera. Oprócz wejść informacyjnych i adresowych przeds

tawione układy posiadają tzw. wejścia strobujące. Logicznie działanie

sygnałustrobującegosprowadzasiędo„bramkowania”welemencieAND

tym sygnałem: sygnału wyjściowego w multiplekserze i sygnału

wejściowego w demultiplekserze. Elementy AND posiadają w tych uk

ładach o jedno wejście więcej, niŜ w układach przedstawionych na ry

sunkach8i11.Natedodatkowewejściapodajemysygnałstrobujący.

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: