Liczniki impulsów.pdf

laboratorium z podstaw elektroniki analogowej i cyfrowej - instrukcje do ćwiczeń (2005,kp)

C-3. Liczniki asynchroniczne w technologii TTL, dwójkowe i

dziesiętne

Moduły te są wykonane przez firmę Texas Instruments (oznaczenie SN) w technologii TTL

( Transistor-Transistor Logic ), bazującej na krzemie i wykorzystującej w roli elementu aktywnego tranzystory

npn. Należą do układów MSI - średniej skali integracji ( Medium Scale Integration ). Układ SN7493 jest

asynchronicznym czterobitowym licznikiem dwójkowym, zaś SN7490 asynchronicznym, jednodekadowym

licznikiem dziesiętnym. W wersji standardowej układy te gwarantują maksymalną częstotliwość zliczania

10 MHz, czasy propagacji są rzędu 10 -7 s. W wersji najszybszej - oznaczanej jako SN74S93 i SN74S90 -

zastosowane są tzw. tranzystory Schottky'ego, czyli tranzystory npn zabezpieczone przed wejściem

w nasycenie przez Schottky'ego złącza m-p (metal-półprzewodnik). Złącza te są analogiem złącz p-n, ale

cechują się mniejszym spadkiem napięcia przy przewodzeniu (ok. 0,4V). Gdy istnieje potrzeba ograniczenia

poboru prądu stosuje się układy małej mocy SN74LS93 oraz SN74LS90 (L - Low Power , S - Schottky), które

mają pięciokrotnie mniejszą moc strat przy szybkości podobnej do szybkości układów serii standardowej.

Temat obejmuje projektowanie, montaż i badanie układów wykorzystujących wymienione liczniki

lub ich odpowiedniki, lub modyfikacje, a to w celu:

- dzielenia częstotliwości,

- zliczania impulsów

- przetwarzania analogowo cyfrowego.

Do budowy tych układów mogą być wykorzystane bramki logiczne typu SN7400, konwertery kodu typu

SN7447, wskaźniki elektroluminescencyjne typu CQYP-74, a także drabinka rezystorowa R-2R

i wzmacniacz operacyjny µ A741, użyty w roli przetwornika prąd/napięcie.

I Licznik dwójkowy 7493

1) Układ składa się z czterech przerzutników typu master-slave , ze wspólną szyną zerowania, sterowaną

przez dwuwejściową bramkę NAND. Trzy ostatnie przerzutniki tworzą konfigurację asynchroniczną modulo 8

(z wejściem B i wyjściami Q B , Q C , Q D ). W celu uzyskania licznika modulo 16 trzeba do niej dołączyć - bądź to

na początku, bądź na końcu - przerzutnik pierwszy, z wejściem A i wyjściem Q A . Schemat logiczny modułu

7493 przedstawiono na rys. 1.

Q A

Q B

Q C

Q D

wejście A

wejście B

R 1 R 2

0 X

X 0

1 1 zerowanie

liczenie

R 1

R 2

Rys. 1

laboratorium z podstaw elektroniki analogowej i cyfrowej - instrukcje do ćwiczeń (2005,kp)

Na rys. 2 przedstawiono układ czterobitowego licznika binarnego; przebiegi na wejściach i wyjściach układu

podano z zaniedbaniem czasów narastania i opadania sygnałów.

impulsy

zliczane

Q A Q D masa Q B Q C

impulsy

zliczane

SN7493

R 1 ⋅ R 2

B R 1 R 2 U CC

Q A

Q B

Q C

połączenie

zewnętrzne

Q D

+5V

100 nF

filtr w obwodzie

zasilania

czas propagacji

Rys. 2

2) Cykl pracy licznika można przerwać wcześniej zerując układ przy zadanej kombinacji stanów Q D Q C Q B Q A.

Na przykład, wykrywając za pomocą bramki AND konjunkcję jedynek na najstarszej i najmłodszej pozycji

bitowej oraz zerując licznik sygnałem wyjściowym tej bramki - jak to pokazano na rys. 3 - otrzymuje się

dzielnik częstości przez 9. Układ wraca bowiem do stanu zerowego w momencie pojawienia się na wyjściach

Q D Q C Q B Q D stanu 1001, czyli po zliczeniu dziewięciu impulsów. Sygnał na wyjściu Q D ma wtedy dziewięć

razy niższą częstotliwość niż wejściowy. W ten sposób można budować dzielniki częstotliwości o dowolnym

stopniu podziału lub liczniki modulo n, gdzie n jest liczbą zawartą pomiędzy 2 i 16. W przypadku liczników

należy pamiętać o zapewnieniu zerowania układu sygnałem zewnętrznym.

WYJŚCIE

dzielnika częstości

Q A

Q D

12 1

SN7493

2 3

WEJŚCIE

impulsy zliczane

Rys. 3

laboratorium z podstaw elektroniki analogowej i cyfrowej - instrukcje do ćwiczeń (2005,kp)

3) Łącząc kaskadowo liczniki 7493, z ewentualnymi dodatkowymi układami logicznymi do ustawienia

modułu, otrzymuje się liczniki impulsów o dowolnej pojemności liczenia. Należy jednak zwrócić tu uwagę na

ograniczenie szybkości zliczania ze względu na rosnący z długością kaskady czas propagacji, jest on

bowiem sumą opóźnień na każdym liczniku. Aby poznać liczbę zliczonych impulsów, czyli aby można było

prawidłowo odczytać stany na wszystkich wyjściach licznika, muszą się one ustalić przed przyjściem

kolejnego impulsu wejściowego. Najkrótszy odstęp czasowy między impulsami zliczanymi musi być zatem

dłuższy od czasu propagacji całego układu. To ograniczenie szybkości układów asynchronicznych może

skłaniać do stosowania liczników synchronicznych, co jednak prowadzi do rozbudowania układu

i zwiększenia liczby połączeń.

4) Słowo wyjściowe Q D Q C Q B Q A licznika przedstawionego na rys. 2 podaje liczbę zliczonych impulsów

w dwójkowym systemie liczbowym. Analogowy odpowiednik tej czterobitowej liczby binarnej można

otrzymać przez sumowanie sygnałów związanych z wyjściami znajdującymi się w stanie wysokim,

z uwzględnieniem wag 2 3 , 2 2 , 2 1 , 2 0 - idąc od bitu najstarszego. Posłużyć się tutaj można drabinką

rezystorową typu R-2R posiadającą 4 węzły W 3 , W 2 , W 1 , W 0 , pokazaną na rys. 4. Sumowaniu

z odpowiednimi wagami będą tu podlegać prądy wynikające z pobudzenia węzłów drabinki stanami wysokimi

U H na wejściu cyfrowym - za pośrednictwem poprzecznych rezystorów 2R. Na rysunku przedstawiono

sytuację przy pobudzeniu tylko węzła W 2 , a więc dla stanu Q D =0, Q C =1, Q B =0, Q A =0. Prądem sumarycznym

jest prąd I 3 . Pominięto tutaj wpływ stanów niskich, zakładając w uproszczeniu dla zera logicznego napięcie

U L =0 [V].

W 0 W 1

W 3

I 2

I 0

I 1

I 2 I 3

2R R R

2R 2R

2R 2R 2R

U H

wejścia cyfrowe

bit

najbardziej

znaczący

Rys. 4

Jak widać na przykładzie węzła W 2 , wokół dowolnego z węzłów drabinkę można zwinąć w ten sposób, że

w każdą stronę widać rezystancję 2R - jeżeli zauważy się równoległe i szeregowe połączenia pewnych

rezystorów. Zatem, jeżeli na pozycji bitu drugiego co do starszeństwa pojawi się stan wysoki U H , to w węźle

W 2 napięcie wyniesie U H /3 i wobec tego prąd I 2 , wypływający z węzła w prawo, będzie równy U H /(6R). Prąd

ten wpłynie z lewej strony do węzła W 3 i podzieli się na połowy w rozgałęzieniu 2R-2R. W ten sposób prąd

I 3 = I 2 /2. Gdyby więc na wejścia cyfrowe podano liczbę 0001, zostałby pobudzony węzeł W 0 i zaszłoby

I 3 = I 2 /2 = I 1 /4 = I o /8. Zatem przyczynek do wartości I 3 od pobudzenia U H zależy od położenia węzła: dla

sąsiedniego lewego przyczynek ten maleje dwukrotnie. Drabinka rezystorowa jest układem liniowym,

zgodnie z zasadą superpozycji przyczynki się sumują i przy pobudzeniu kilku węzłów prąd I 3 jest sumą

przyczynków od każdego, przy czym te przyczynki odpowiadają wagom 8,4,2,1 - idąc od bitu najbardziej

znaczącego (W 3 ).

5) Jeśli prąd I 3 zamiast do masy skieruje się do przetwornika prąd-napięcie zbudowanego na wzmacniaczu

operacyjnym w układzie odwracającym, to rozpływ prądów w drabince nie ulegnie zmianie, bowiem z bardzo

dobrym przybliżeniem potencjał wejścia odwracającego jest równy zeru (masa pozorna). Na wyjściu

wzmacniacza pojawi się napięcie ujemne będące analogowym odpowiednikiem liczby binarnej przyłożonej

na wejścia cyfrowe drabinki. Współczynnik przetwarzania prąd-napięcie będzie zależał od rezystancji

w obwodzie sprzężenia zwrotnego wzmacniacza.

bit

najmniej

znaczący

laboratorium z podstaw elektroniki analogowej i cyfrowej - instrukcje do ćwiczeń (2005,kp)

30k

20k 10k 10k

10k

20k

20k 20k 20k

µ A741

WYJŚCIE

ANALOGOWE

słowo czterobitowe: Q A

Q B Q C Q D

U WY

7 100n

12 1 9

8 11

SN7493

5 2 3 10 14

100n -10V

+10V

+5V

100n

WEJŚCIE

impulsy zliczane

Rys. 5

Precyzja konwersji wielkości analogowych na cyfrowe i odwrotnie ma oczywisty związek z liczbą użytych

bitów. Na przykład dla wymaganej precyzji 0,1% trzeba by operować słowami dziesięciobitowymi, a więc

zastosować w przetworniku C/A licznik dziesięciobitowy i drabinkę o dziesięciu wejściach. Na dokładność

zasadniczy wpływ będzie miała standaryzacja poziomów sygnałów cyfrowych na wartościach 0[V] i U REF

odpowiednio dla zera i jedynki logicznej, następnie kompensacja napięcia niezrównoważenia wzmacniacza

operacyjnego oraz jednororodność i właściwy stosunek wartości rezystorów. To, że dokładność nie jest

uzależniona od bezwzględnych wartości rezystorów, stanowi o atrakcyjności takiego rozwiązania

w technologii układów monolitycznych, gdzie dość łatwo zapewnia się jednorodność i właściwy stosunek

rezystancji, jeśli jest wyrażony niewielkimi liczbami, trudno zaś zagwarantować wąskie tolerancje co do

bezwzględnych wartości rezystorów.

6) Na rys. 5 przedstawiono prosty układ czterobitowego przetwornika C/A z licznikiem 7493 w roli

generatora słowa binarnego i ze wzmacniaczem operacyjnym µ A741, użytym w układzie przetwornika I/U.

Oczywiście, ze względu na zastosowanie wzmacniacza operacyjnego małej częstotliwości szybkość

przetwarzania będzie niewielka, a więc pasożytnicze stałe czasowe w układzie rezystorowym i szybkość

licznika nie będą mieć znaczenia. Dla czterobitowego układu pozwalającego na precyzję około 5% nie

będzie też miał znaczenia fakt, że poziomy napięć sterujących drabinkę nie są standaryzowane, i że nie

skompensowano niezrównoważenia wzmacniacza operacyjnego. Zauważalny wpływ na dokładność może

mieć natomiast rozrzut wartości rezystorów.

II Licznik dziesiętny SN7490

1) Układ 7490 składa się z czterech przerzutników typu master-slave , które tworzą dwa osobne liczniki:

modulo 2 i modulo 5. Jeśli wyjście pierwszego (Q A ) przyłączy się do wejścia drugiego (B), to otrzyma się

licznik dziesiętny pracujący w kodzie BCD8421 ( Binary Coded Decimal ), który przedstawia cyfry dziesiętne

od 0 do 9 w postaci słowa czterobitowego, przy czym do poszczególnych pozycji bitowych przypisane są

następujące wagi: 2 3 , 2 2 , 2 1 i 2 0 . Stan początkowy licznika Q D Q C Q B Q A może być ustawiany z zewnątrz

w postaci 0000 (zerowanie licznika przez wejścia R 01 , R 02 ) lub 1001 (ustawianie dziewiątki, wejścia R 91 ,

R 92 ). Schemat logiczny modułu 7490 przedstawiono na rys. 6, zaś na rys. 7 pokazano układ licznika

dziesiętnego BCD8421, jego tablicę stanów oraz przebiegi czasowe na wejściach i wyjściach (podano je

z zaniedbaniem czasów narastania i opadania sygnałów oraz czasu propagacji).

laboratorium z podstaw elektroniki analogowej i cyfrowej - instrukcje do ćwiczeń (2005,kp)

wyjścia:

Q A

Q B

Q C

Q D

wejście A

S  Q

wejście B

R 01 R 02 R 91 R 92 Q D Q C Q B Q A

R 01

R 02

R 91

R 92

1 1 0 X 0 0 0 0

1 1 X 0 0 0 0 0

0 X 1 1 1 0 0 1

X 0 X 0

0 X 0 X

0 X X 0

X 0 0 X

zerowanie

ustawianie 9

liczenie

Rys. 6

2) Układ SN7490 można stosować jako licznik dziesiętny w innej konfiguracji, w której najpierw występuje

licznik modulo 5, a potem modulo 2, tzn. w której impulsy zliczane podaje się na wejście B, zaś wyjście Q D

łączy z wejściem A. Dostaje się wtedy licznik Q A Q D Q C Q B pracujący w kodzie BCD5421. Przebieg na wyjściu

Q A - o częstotliwości dziesięciokrotnie niższej niż częstotliwość impulsów wejściowych - ma wtedy kształt fali

prostokątnej, w której szerokość impulsu jest połową okresu, tzn. wypełnienie przebiegu wynosi 1/2.

Oczywiście, każdy z liczników modułu 7490 może być wykorzystany osobno, jednak nie w pełni niezależnie,

pamiętać bowiem należy o wspólnych dla obydwu liczników szynach służących do ustawiania stanu

początkowego.

3) Odczytu licznika można dokonać np. za pomocą siedmiosegmentowych elektroluminescencyjnych

wskaźników cyfrowych. Trzeba w tym celu zastosować odpowiedni układ logiczny, który dla określonego

stanu Q D Q C Q B Q A zaświeci właściwe segmenty wskaźnika, tzn. spowoduje przepuszczenie prądu

przewodzenia przez odpowiadające tym segmentom diody elektroluminescencyjne. W celu ograniczenia

prądów diód należy w obwód każdej z nich włączyć rezystor; zwykle zadaje się wartość prądu diody

w przedziale od kilku do kilkunastu miliamperów. Na rys. 8 przedstawiono wskaźnik CQYP-74, którego diody

połączone są ze sobą anodami. Dla przykładu pokazano sposób sterowania w celu zaświecenia cyfry 3 -

aktywne są mianowicie segmenty a,b,c,d,g; na rysunku nie uwzględniono obwodu kropki dziesiętnej.

4) W układzie odczytu licznika SN7490 można posłużyć się modułami SN7447 z rodziny TTL, które są

konwerterami kodu BCD8421 na kod siedmiosegmentowy. Oprócz 4 wejść informacyjnych (słowo BCD8421)

i siedmiu wyjść, które przez rezystory sterują wskaźnikiem cyfrowym, moduł ten posiada trzy dodatkowe

wyprowadzenia: LT - wejście testowe, RBI - wejście wygaszania zera, oraz BI/RBO - wejście wygaszania

wskaźnika i równocześnie wyjście wygaszania zera. Funkcje te nie są aktywne, jeśli na wszystkie

wymienione wejścia poda się poziom wysoki H. Bardziej szczegółowo działanie logiczne układu 7447 można

poznać z tabeli stanów podawanej w katalogach układów TTL.

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: