komputer_2.pdf

Komputer jako czarna skrzynka

Wej Ļ cie

Wyj Ļ cie

(Dane)

(Wyniki)

JAK DZIAŁA KOMPUTER ?

Program

II PWr

Schemat blokowy komputera

CPU

MEM

WE/WY

Procesor – przetwarzanie danych i sterowanie prac Ģ pozostałych układów.

Procesor przetwarza dane wykonuj Ģ c na nich elementarne operacje

zwane rozkazami (instrukcjami).

ROM RAM

Pami ħę – przechowywanie danych, programu i wyników..

RAM (ang. Random Access Memory) – pami ħę operacyjna, ulotna.

ROM (ang. Read Only Memory) – pami ħę nieulotna, pami ħ tanie progra-

mów startowych (BIOS).

Układy wej Ļ cia/wyj Ļ cia – po Ļ rednicz Ģ w wymianie informacji pomi ħ dzy proceso-

rem i pami ħ ci Ģ a urz Ģ dzeniami zewn ħ trznymi (peryferyjnymi).

CPU – centralna jednostka przetwarzaj Ģ ca (procesor) DB – magistrala danych

MEM – pami ħę (wewn ħ trzna)

AB – magistrala adresowa

Wy Ň ej wymienione bloki wymieniaj Ģ informacj ħ i współpracuj Ģ ze sob Ģ za po Ļ -

rednictwem magistrali .

WE/WY – układy wej Ļ cia/wyj Ļ cia

CB – magistrala steruj Ģ ca

II PWr

Schemat blokowy komputera

Układy cyfrowe

Magistrala – zestaw linii oraz układów przeł Ģ czaj Ģ cych, ł Ģ cz Ģ cych dwa lub

wi ħ cej układów mog Ģ cych by ę nadajnikami lub odbiornikami informacji.

Poszczególne bloki komputera s Ģ budowane z układów cyfrowych zwanych

tak Ň e układami logicznymi .

Układy cyfrowe s Ģ zbudowane z elementów elektronicznych: tranzystory, diody.

S Ģ one wytworzone wewn Ģ trz lub na powierzchni wspólnego podło Ň a i tworz Ģ

tzw. układ scalony.

W zale Ň no Ļ ci od liczby elementów w pojedynczej strukturze (stopie ı upakowania)

rozró Ň nia si ħ układy scalone:

• małej skali integracji (SSI) - do kilkudziesi ħ ciu elementów

• Ļ redniej skali integracji (MSI) - kilkaset elementów

Magistrala danych – przesyłanie danych, wyników i kodów instrukcji.

Magistrala adresowa – przesyłane s Ģ adresy komórek pami ħ ci lub układów wej/wyj

Magistrala steruj Ģ ca – sterowanie prac Ģ układów współpracuj Ģ cych z procesorem.

• wielkiej skali integracji (LSI) – kilkadziesi Ģ t tysi ħ cy elementów

• bardzo wielkiej skali integracji (VLSI) – do miliona elementów

Szeroko Ļę magistrali – liczba bitów danych przesyłanych równocze Ļ nie.

Typowe szeroko Ļ ci: 8, 16, 32, 64 bity. Tyle linii musi mie ę magistrala.

Szybko Ļę magistrali: od 5 MHz do kilkuset MHz .

II PWr

Układy cyfrowe

Układ cyfrowy mo Ň na przedstawi ę jako blok z okre Ļ lon Ģ liczb Ģ wej Ļę i wyj Ļę .

Podstawowe układy cyfrowe:

Sygnały wej Ļ ciowe i wyj Ļ ciowe s Ģ sygnałami binarnymi i tworz Ģ słowa:

wej Ļ ciowe i wyj Ļ ciowe.

• bramki – realizuj Ģ proste funkcje logiczne: sum ħ , iloczyn, negacj ħ

• przerzutniki - układ cyfrowy pozwalaj Ģ cy zapami ħ ta ę 1 bit informacji.

WEJ

WYJ

Proste układy cyfrowe s Ģ cegiełkami , z których s Ģ budowane układy zło Ň one:

• rejestry – mała bardzo szybka pami ħę

• liczniki – do zliczania

• sumatory – do wykonywania operacji na danych

• komparatory – do porównywania

1 0 1 1 0

• dekodery – do dekodowania danych

• konwertery – do wykonywania konwersji

II PWr

Elementy procesora

Jednostka arytmetyczno-logiczna (ALU, ang. Arithmetic-Logic Unit) – uniwersalny

układ cyfrowy przeznaczony do wykonywania operacji arytmetycznych i logicznych.

Dekoder – układ cyfrowy, który tłumaczy rozkazy na posta ę , jaka mo Ň e by ę

przekazana do układu sterowania celem wykonania.

Argument A

ALU

Jednostka steruj Ģ ca – steruje prac Ģ poszczególnych komponentów procesora.

Na podstawie instrukcji pobieranych z dekodera mówi jednostce arytme-

tyczno-logicznej co i kiedy ma by ę wykonywane.

Wynik

Argument B

Tak Ň e koordynuje prac ħ innych prac ħ wszystkich elementów

komputera.

Sygnały steruj Ģ ce

Do zestawu operacji wykonywanych przez ALU nale ŇĢ :

- dodawanie i odejmowanie arytmetyczne

- przesuwanie bitów słowa w prawo i w lewo

- porównywanie warto Ļ ci dwóch słów

- operacje logiczne (suma, iloczyn, negacja)

Pami ħę wewn ħ trzna cache – bardzo szybka pami ħę podr ħ czna. Słu Ň y do przecho-

wywania najcz ħĻ ciej wykorzystywanych rozkazów i danych.

II PWr

Elementy procesora

Schemat blokowy procesora

Rejestry

Rejestr - układ cyfrowy przeznaczony do krótkoterminowego przechowywania

niewielkich ilo Ļ ci informacji.

Dane

A F

B C

D E

H L

ALU

Wyniki

Cz ħĻę rejestrów jest dost ħ pnych dla u Ň ytkownika (rejestry dost ħ pne programowo),

inne s Ģ niedost ħ pne.

Rejestry stanowi Ģ najszybszy rodzaj pami ħ ci , b ħ d Ģ cej cz ħĻ ci Ģ procesora, z któr Ģ

kontakt odbywa si ħ z pełn Ģ szybko Ļ ci Ģ okre Ļ lon Ģ przez zegar systemowy.

Program

Zewn. sygnały steruj Ģ ce

Układ

sterowania

Dek

IR – rejestr rozkazów

Dek – dekoder

ALU – jednostka arytmetyczno-logiczna

II PWr

Rozkazy procesora

Zegar systemowy i cykl maszynowy

Rozkaz – polecenie wykonywane przez procesor komputera.

Kod operacji

Argumenty(adresy)

Instrukcja u Ň ytkownika

• rozkazy arytmetyczne

Konwersja na

j ħ zyk maszynowy

• rozkazy logiczne

• rozkazy operacji na bitach

• rozkazy sterowania

Przykłady:

DODAJ A 25

POMNÓ ņ A B C

Rozkazy maszynowe

• rozkazy we/wy

Poszczególne procesory charakteryzuj Ģ si ħ zestawem rozkazów, jakie mog Ģ wyko-

nywa ę . Zestaw taki tworzy tzw. list ħ rozkazów danego procesora.

Lista mo Ň e zawiera ę od kilkudziesi ħ ciu do paruset rozkazów.

II PWr

Zegar systemowy

Cykl rozkazowy procesora

Praca komputera jest synchronizowana (taktowana) zegarem systemowym

(wbudowanym na płycie głównej).

Zegar systemowy wyznacza tzw. cykl maszynowy , w czasie którego procesor

wykonuje cz ħĻę lub cały rozkaz.

cykl

Cz ħ stotliwo Ļę zegara - liczba cykli na sekund ħ . Jest mierzona w hercach (Hz).

1 MHz = 10 6 Hz,

1GHz = 10 9 Hz

Pierwsze mikroprocesory: ok. 5 MHz

Aktualnie: > 3 GHz

Pobranie

rozkazu

Wykonanie

rozkazu

Dekodowanie

rozkazu

W czasie ka Ň dego cyklu wykonywana jest pewna liczba rozkazów elementarnych.

Im szybszy zegar , tym wi ħ cej rozkazów b ħ dzie wykonanych w jednostce czasu.

II PWr

Przepływ informacji w cyklu rozkazowym

Porównanie szybko Ļ ci komputerów

Pami ħę operacyjna

Adres rozkazu

Licznik rozkazów

Poniewa Ň ró Ň ne komputery wykonuj Ģ ró Ň n Ģ liczb ħ rozkazów w cyklu zegarowym,

to bardziej uniwersaln Ģ miar Ģ szybko Ļ ci komputera (ani Ň eli szybko Ļę zegara) jest

liczba rozkazów wykonanych w jednostce czasu.

Rozkaz

Rejestr rozkazów

Rejestry

KOD AR1 AR2

Stosuje si ħ nast ħ puj Ģ ce jednostki:

Adres argumentu

• Mips (mega-instruction per second) - miliony prostych rozkazów na sek

• megaflops (mega floating point instruction per second) - miliony operacji

zmiennoprzecinkowych na sek

• gigaflops – miliardy operacji zmiennoprzecinkowych na sek

• teraflops – tryliony operacji zmiennoprzecinkowych na sek

Argument 1

Argument 2

Komputer ASCII White (IBM) pracuje z pr ħ dko Ļ ci Ģ 12 teraflops

Kod

operacji

ALU

Supercomputer Columbia (NASA) – 42.7 teraflops (10 240 procesorów Intel

Itanium 2)

Wynik

II PWr

Superkomputer hybrydowy Roadrunner

Parametry charakteryzuj Ģ ce procesor

Szybko Ļę : 1 petaflop (10 15 flopów)

RAM: 98 terabajtów (98 * 10 12 )

• Rozmiar słowa

Jednostka danych (w bitach lub bajtach) jak Ģ procesor mo Ň e przetwarza ę w tym

samym czasie (np.. 8, 16, 32, 64 bity).

Mie Ļ ci si ħ w 278 panelach

Zajmuje 5 200 stóp 2

• Zegar systemowy

Od kilku MHz do kilku GHz.

• Pami ħę podr ħ czna (ang. cache memory)

- ile poziomów

- jak wielka pami ħę

• Lista rozkazów

Waga: 500 000 lbs (ok.. 200 ton)

Moc pobierana: 2.35 MW

System operacyjny : Linux Red Hat

Zainstalowany w Los Alamos (National Nuclear Security Administration)

Transportowany był w 21 tirach.

• Pr ħ dko Ļę przetwarzania

II PWr

ALU

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: